已閱讀1頁，還剩69頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領
文檔簡介
1、鎖相環(huán)（Phase-Locked Loop, PLL）電路作為時鐘倍頻器，以其低廉的成本和優(yōu)越的性能，成為當代微處理器必不可少的核心組成部件。鎖相環(huán)位于微處理器時鐘樹的最上端，其性能的優(yōu)劣直接影響并決定了全芯片的最高工作頻率和穩(wěn)定性。隨著時鐘頻率的不斷提高，微處理器的性能受鎖相環(huán)的影響越來越大，鎖相環(huán)技術己經成為當代微處理器的核心技術之一。 本論文首先描述并分析了電荷泵鎖相環(huán)頻率合成器的體系結構、組成單元、各單元的數(shù)學模型，討論
2、并分析了電荷泵鎖相環(huán)的線性、非線性特性和噪聲特性，并給出了電荷泵鎖相環(huán)器件參數(shù)的計算表達式。然后設計了一個工作在10MHz-80MHz的電荷泵鎖相環(huán)頻率合成器。設計中環(huán)形振蕩器采用了具有自校正功能的延遲單元，特別是采用了全差分結構，大大抑制了電源和襯底噪聲的干擾，穩(wěn)定性有很大的提高。鑒頻鑒相器增加了延遲反饋回路，減小了死區(qū)的范圍。其中的各設計均使用Star-Hspice、Hsim和Cadence設計軟件，采用CSMC 0.8μm CMO
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于鎖相環(huán)的頻率合成器設計.pdf
- cd鎖相環(huán)頻率合成器設計
- 多頻段鎖相環(huán)頻率合成器設計.pdf
- 鎖相環(huán)的頻率合成器課程設計
- 鎖相環(huán)頻率合成器研究與設計.pdf
- 鎖相環(huán)頻率合成器的設計與實現(xiàn).pdf
- 鎖相環(huán)頻率合成器建模、設計與實現(xiàn).pdf
- 射頻鎖相環(huán)頻率合成器的分析與設計.pdf
- 鎖相環(huán)頻率合成器系統(tǒng)級設計研究.pdf
- 電荷泵鎖相環(huán)頻率合成器的設計.pdf
- 基于DDS和數(shù)字鎖相環(huán)頻率合成器的研究.pdf
- CMOS集成鎖相式頻率合成器設計.pdf
- 鎖相環(huán)英文文獻翻譯--高速數(shù)字混合鎖相環(huán)頻率合成器
- 300MHz集成鎖相環(huán)頻率合成器的設計.pdf
- 用于頻率合成器的電荷泵鎖相環(huán)設計.pdf
- 電荷泵鎖相環(huán)頻率合成器的實現(xiàn).pdf
- 分數(shù)分頻鎖相環(huán)頻率合成器的研究.pdf
- 基于鎖相環(huán)直接數(shù)字頻率合成器DDS研究.pdf
- Σ—Δ分數(shù)分頻鎖相環(huán)頻率合成器的研究.pdf
- 基于鎖相環(huán)的數(shù)字式頻率合成器研究與設計.pdf
評論
0/150
提交評論