面向60GHz分?jǐn)?shù)型鎖相環(huán)應(yīng)用的分?jǐn)?shù)分頻器的設(shè)計(jì).pdf

1、隨著美國(guó)Google等研究機(jī)構(gòu)的手勢(shì)雷達(dá)等創(chuàng)新性應(yīng)用及基于60GHz頻段的短距離雷達(dá)應(yīng)用的逐漸興起，在CMOS工藝集成度及速度不斷提升的背景下，為降低系統(tǒng)功能成本，60GHz通信及雷達(dá)一體化系統(tǒng)的實(shí)現(xiàn)將成為可能。作為這樣一個(gè)系統(tǒng)的重要組成部分:分?jǐn)?shù)型鎖相環(huán)，其雜散及相位噪聲等性能至關(guān)重要。而作為分?jǐn)?shù)型鎖相環(huán)的關(guān)鍵電路模塊，分?jǐn)?shù)分頻器直接決定時(shí)鐘雜散等性能，具有重要研究?jī)r(jià)值。為此，本文選擇應(yīng)用于該系統(tǒng)的分?jǐn)?shù)分頻器開(kāi)展研究。
　　分?jǐn)?shù)

2、分頻器包含前置二分頻電路、相位選擇器、輔助邏輯電路、整數(shù)多模分頻器與Delta-Sigma調(diào)制器(下簡(jiǎn)稱DSM)等模塊。為提升電路性能，本論文采取了系統(tǒng)與電路協(xié)同設(shè)計(jì)的思路。在系統(tǒng)層面:1)基于鎖相環(huán)鎖定狀態(tài)下的線性相位模型，分析了分?jǐn)?shù)分頻器對(duì)鎖相環(huán)性能的影響;2）基于Matlab工具對(duì)DSM調(diào)制器進(jìn)行建模，實(shí)現(xiàn)完整的分?jǐn)?shù)分頻器的建模仿真。在電路層面:綜合運(yùn)用落后相位切換邏輯和陷波結(jié)構(gòu)DSM等多種新型技術(shù)，有效提升了系統(tǒng)性能。電路設(shè)計(jì)中

3、，采用靜態(tài)C2MOS邏輯結(jié)構(gòu)實(shí)現(xiàn)前置二分頻器，降低功耗并實(shí)現(xiàn)很寬的工作頻率范圍;2）在相位選擇器方面，采取傳輸門實(shí)現(xiàn)，提出新型落后相位切換結(jié)構(gòu)，減小了器件延時(shí)對(duì)電路功能正確性帶來(lái)的影響;3）輔助邏輯電路為相位選擇器提供預(yù)控制字，使得數(shù)字控制電路在預(yù)控制字周期內(nèi)仍可以進(jìn)行運(yùn)算，進(jìn)一步降低對(duì)數(shù)字控制電路的速率要求;4）為降低功耗，基于靜態(tài)CMOS邏輯，整數(shù)多模分頻器采用6級(jí)2/3分頻器級(jí)聯(lián)實(shí)現(xiàn)，在邏輯輔助電路作用下，完成16-127分頻功能

4、;5）為有效降低輸出信號(hào)相位噪聲，分頻器輸出信號(hào)被重定時(shí)器采樣;6）為降低量化噪聲對(duì)鎖相環(huán)環(huán)路帶寬的制約，本論文DSM調(diào)制器在MASH1-1-1結(jié)構(gòu)基礎(chǔ)上引入陷波濾波器結(jié)構(gòu)。
　　基于65nm CMOS工藝，本論文采用全定制電路及Synopsis數(shù)字邏輯綜合流程，分別完成了二分頻器和整數(shù)多模分頻器等高速電路及DSM調(diào)制器和部分輔助電路，進(jìn)而實(shí)現(xiàn)完整的分?jǐn)?shù)分頻器。分?jǐn)?shù)分頻器主體部分面積約為240um×420um。后仿真結(jié)果表明分?jǐn)?shù)分