4H-SiC功率UMOSFETs的設(shè)計(jì)與關(guān)鍵技術(shù)研究.pdf

1、寬帶隙半導(dǎo)體材料碳化硅（SiC）具有大的禁帶寬度、高的臨界擊穿電場、高熱導(dǎo)率、和高電子飽和漂移速度等優(yōu)良的物理化學(xué)特性，適合制作高溫、高壓、大功率、抗輻照的半導(dǎo)體器件。SiC基功率金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(MOSFETs)具有擊穿電壓高、特征導(dǎo)通電阻低、開關(guān)速度快、耐高溫抗輻照等優(yōu)勢，在國防和民用領(lǐng)域有巨大的應(yīng)用前景。對SiC材料和器件的研究已成為目前半導(dǎo)體材料和微電子技術(shù)領(lǐng)域的熱點(diǎn)和前沿。本文重點(diǎn)圍繞4H-SiC UMOSFE

2、Ts的新型結(jié)構(gòu)優(yōu)化設(shè)計(jì)、關(guān)鍵工藝以及器件制備等方面展開工作，取得的主要研究成果如下：
　　1.建立了描述4H-SiC UMOSFETs特性和主要參數(shù)的解析表達(dá)式。在研究4H-SiC材料的基本特性的基礎(chǔ)上，建立了能帶模型、遷移率及不完全離化等材料模型。同時(shí)根據(jù)漏壓在溝道區(qū)、漂移區(qū)的分布特點(diǎn)，利用分區(qū)求解降落在漂移區(qū)不同區(qū)域上的電勢的方法，建立了4H-SiC UMOSFET電流-電壓關(guān)系解析模型；計(jì)算推導(dǎo)了器件的關(guān)鍵電學(xué)參數(shù)如閾值電壓

3、、導(dǎo)通電阻和擊穿電壓的解析關(guān)系式。
　　2．提出了一種4H-SiC UMOSFET新結(jié)構(gòu)—高k柵場板結(jié)構(gòu)4H-SiC UMOSFET。當(dāng)器件正向?qū)〞r(shí)，深槽刻蝕技術(shù)形成的柵電極擴(kuò)展區(qū)在漂移區(qū)內(nèi)形成了多數(shù)載流子積累層，起到增加漂移區(qū)有效載流子濃度、降低特征導(dǎo)通電阻的作用；而當(dāng)器件處于反向阻斷狀態(tài)時(shí)，高 k柵場板可以起到調(diào)制漂移區(qū)內(nèi)電場分布、緩解了深槽底部拐角區(qū)域的電場集中效應(yīng)、顯著地改善了器件的耐壓特性的作用。另外，由于柵介質(zhì)材料采

4、用的是高 k材料，在反向擊穿狀態(tài)時(shí)，4H-SiC/柵介質(zhì)界面的峰值電場會大大降低，從而起到改善器件擊穿電壓的作用。數(shù)值分析表明，通過優(yōu)化新器件結(jié)構(gòu)參數(shù)，可使新結(jié)構(gòu)較傳統(tǒng)4H-SiC UMOSFETS特征導(dǎo)通電阻降低30％，耐壓提高了1.5倍。
　　3．4H-SiC氧化薄膜生長工藝和生長動力學(xué)研究。設(shè)計(jì)了4H-SiC氧化薄膜生長實(shí)驗(yàn)，測試分析了氧化溫度，氧化時(shí)間，氧化劑以及摻雜濃度對氧化速率，氧化層厚度均勻性及表面形貌的影響。建立了

5、針對4H-SiC熱氧化過程的迪爾格羅夫氧化模型，首次研究了4H-SiC中原位摻雜 N元素?fù)诫s濃度對氧化速率的影響，利用修正的Deal-Grove模型對氧化時(shí)間和氧化層厚度的關(guān)系進(jìn)行了擬合，求解了氧化速率線性常數(shù)B/A和拋物線常數(shù)B。給出了線性常數(shù)B/A和拋物線常數(shù)B隨著外延層摻雜濃度變化關(guān)系，結(jié)果表明，隨著N元素?fù)诫s濃度的增加，氧化速率線性常數(shù) B/A和拋物線常數(shù)B線性增加。
　　4．SiO2/4H-SiC和Al2O3/4H-Si

6、C MIS電容的電特性研究。制備了不同氧化工藝條件下的SiO2/4H-SiC MIS電容，對其進(jìn)行了高頻CV，IV特性測試，提取了MIS電容氧化層固定電荷，邊界陷阱密度和界面態(tài)密度等界面參數(shù)，分析了氧化工藝參數(shù)對SiO2/4H-SiC界面特性的影響。結(jié)果表明，濕氧氧化的SiO2/4H-SiC具有較小的氧化層固定電荷，邊界陷阱密度和界面態(tài)密度。但必須對濕氧氧化的柵介質(zhì)進(jìn)行適當(dāng)溫度下的干氧退火，以達(dá)到改善介質(zhì)層致密性，提高薄膜耐壓和減小柵漏

7、電特性。利用ALD技術(shù)制備了Al2O34H-SiC MIS電容，比較了SiO2/4H-SiC、Al2O3/4H-SiC、Al2O3/SiO2/4H-SiC MIS電特性，結(jié)果表明，Al2O3/SiO2復(fù)合柵結(jié)構(gòu)的4H-SiC MIS可以顯著改善器件的界面特性、漏電特性和擊穿特性。Al2O3/SiO2/4H-SiC MIS在300K-500K范圍的變溫測試表明，隨著溫度的升高，Al2O3/SiO2的漏電加劇，最大耗盡層電容Cox不再飽和、

8、勢壘高度隨著溫度的升高逐漸減小，利用陷阱輔助的熱電子發(fā)射模型對其進(jìn)行了分析。結(jié)果表明，分布在SiO2過渡層中的受主型陷阱導(dǎo)致的陷阱輔助熱電子發(fā)射是Al2O3/SiO2/4H-SiC MIS柵漏電的主要來源。
　　5．4H-SiC功率UMOSFET的實(shí)驗(yàn)工藝流程設(shè)計(jì)及關(guān)鍵工藝研究。設(shè)計(jì)了4H-SiC功率 UMOSFET的版圖結(jié)構(gòu)和實(shí)驗(yàn)工藝流程，研究了ICP工藝參數(shù)對4H-SiC刻蝕后的表面粗糙度，側(cè)壁垂直度以及刻蝕速率的影響。測試結(jié)

9、果表明，刻蝕最大速率為450nm/min,偏壓源功率100W,SF6/O2=24/6sccm,源功率分別為500W可以獲得刻蝕表面均勻，側(cè)壁垂直度較好的樣品；給出了一種優(yōu)化的碳膜帽層（graphite cap）制備工藝方法，分析了C膜保護(hù)樣品表面的物理機(jī)理，高溫激活退火后SiC表面粗糙度與未做碳膜保護(hù)的樣品表面相比降低了接近一個(gè)數(shù)量級，RMS僅為1.16nm，表明C膜可顯著地抑制高能離子注入和高溫激活退火導(dǎo)致的SiC表面均勻性的退化的問

10、題；制備了摻雜濃度分別為4.3×1018cm-3和2.2×1019cm-3，接觸金屬為Ti(50nm)/Al(100nm)，Ti(20nm)/Al(100nm)的P型歐姆接觸樣品，對比研究了退火時(shí)間，P區(qū)的摻雜濃度以及Al組分比例對比接觸電阻的影響。LTLM測試得到的最優(yōu)的比接觸電阻率為2.1×10-4Ωcm2。
　　6.4H-SiC功率UMOSFET器件制備。依照前述的理論研究成果，本論文最后對器件進(jìn)行了版圖設(shè)計(jì)和投片實(shí)驗(yàn)。生長