版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、東南大學(xué)碩士學(xué)位論文GHzPLL倍頻器的設(shè)計(jì)與研究姓名:竇建華申請(qǐng)學(xué)位級(jí)別:碩士專業(yè):電子科學(xué)與技術(shù);電路與系統(tǒng)指導(dǎo)教師:馮軍20110307AbstractAbstractInrecentyears,withthegrowingdemandforinformationflowserialcommunicationstechnologySerDeswitllitslargecapacityhighspeed,strongantiinte
2、rferenceabilityandlowcostreplacestheparallelinterfacetechnologyandbecomesthemainstreamofhighspeedint白faeetechnologywidelyusedinwideareanetwork(WAN),localareanetwork(LAN)andescalatingstorageareanetwork(SAN)SerDesrequiresa
3、clockfrequencymultiplierwhichprovidestheserialclocksignalfortheSERializerSemiratestructurefortheSERializerFrequencymultiplieronlyneedstoprovidealloutputsignalwithfrequencyhalftheworkrateoftheserialsignalAReranalyzingandc
4、ompareseveralkindsoffrequencymultiplierafrequencymultiplierbasedonphaselockedloopisadvancedAndafterintroducingtheprincipleofthebasicphaselockedloopandchargepumpphaselockedloop,usingTSMC018燦CMOStechnologya3125GHzfrequency
5、multiplieriscompletedthatappliedtothe625Gb/sSerDessystemAtthesametime,basedonthe3125GIIzfrequencymultiplierimprovingcircuitsstructurestoimprovespeeda625GHzfrequencymultiplieriscompletedthatappliedtothe125Gb/sSerDessystem
6、Thisfrequencymultiplierincorporatesphasefrequencydetector(PFD),chargepump(CP),loopfilterQF),voltagecontrolledoscillator(vco)anddividerDuringdesignthehigllspeedperformanceofthePFDandCPshouledbepaidattentiontoOnthebasicoft
7、hedeadzonesolvingthePFDusestwoTSPCdynamicDFlipFlopandapseudoNMOSNORgatetomakethefeedbackdelayshorterandtoimprovethedetectingrangeThechargepumpusedthecurrentsteeringslrucRlrewhichappliesapositivefeedbacktoac砒leratetheswit
8、chspeedsotoimprovethespeedofthechargepumpVCOisthekeyofthefrequencymultiplierTheVCOusethedualpathdelaytoimprovethespeedanditappliespositivefeedbacklatchteducetheslewtimeoftheoutputnodes,andtoallowbetteroscillatorphasenois
9、eperformanceInthedividerdesignpart,thehighspeedofthefirststagedividershouldbepaidattentionInthe3125GHzclockfrequencymultiplierthe20dividerisserialledbyahighspeedCMOS5dividerwith20%dutycycleandalowspeed4dividerInthe625GHz
10、clockfrequencymultiplierthe20dividerisserialledbytheSCFLlatchstructureasahighspeed2dividerandtheCMOS10dividerThecircuitdesign,layoutdesignandpostsimulationresultsofthe3125GHzand625GHzfrequencymultiplierarepresentedThepos
11、tsimulationresultsshowthatthemainfunctionsarcprimarilymeettothespecificsofthedesignAtthesametime,testedresultsofthe3125GHzfrequencymultiplierarepresentedAndthetestedresultsshowthatthe3125GHzfrequencymultipliercalllockint
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 6.25ghzpll倍頻器設(shè)計(jì)與6.25gbsserges發(fā)射芯片集成
- X波段倍頻器研究與設(shè)計(jì).pdf
- V波段倍頻器的設(shè)計(jì).pdf
- 毫米波倍頻器研究與設(shè)計(jì).pdf
- 毫米波倍頻器的研究與設(shè)計(jì).pdf
- X波段100次倍頻器的設(shè)計(jì)與研究.pdf
- ads有源倍頻器仿真設(shè)計(jì)
- Ka波段倍頻器的研究.pdf
- V波段有源倍頻器的設(shè)計(jì).pdf
- W波段檢波器與倍頻器研究.pdf
- 寬帶毫米波倍頻器的設(shè)計(jì).pdf
- 基于CMOS的毫米波倍頻器研究與設(shè)計(jì).pdf
- 毫米波倍頻器研究.pdf
- 毫米波倍頻器的研究.pdf
- Ka波段倍頻器的研制.pdf
- 基于注入鎖定的高頻倍頻器設(shè)計(jì).pdf
- 數(shù)字倍頻器的FPGA實(shí)現(xiàn).pdf
- 準(zhǔn)相位匹配光倍頻器的研究.pdf
- 超寬帶有源倍頻器MMIC的設(shè)計(jì).pdf
- 毫米波寬帶倍頻器研究.pdf
評(píng)論
0/150
提交評(píng)論