總線分析模塊硬件設(shè)計(jì).pdf

1、隨著電子科技和計(jì)算機(jī)技術(shù)的飛速發(fā)展，電子產(chǎn)品數(shù)字化趨勢(shì)越來(lái)越明顯，數(shù)字系統(tǒng)尤其是數(shù)字總線系統(tǒng)模塊化、智能化程度越來(lái)越高，功能越來(lái)越復(fù)雜，更新速度越來(lái)越快。傳統(tǒng)的測(cè)試儀器如示波器等已不能有效完成復(fù)雜數(shù)字總線系統(tǒng)的測(cè)試分析，必須采用專門的數(shù)據(jù)域測(cè)試儀器，邏輯分析儀和數(shù)據(jù)發(fā)生器都是非常重要的數(shù)據(jù)域測(cè)試儀器，在具有總線系統(tǒng)的數(shù)字設(shè)備檢修和維護(hù)中發(fā)揮著不可替代的作用，但這兩種儀器由于功能復(fù)雜，體積龐大，目前基本采用相互獨(dú)立的方式實(shí)現(xiàn)，這在具體的測(cè)

2、試環(huán)境中存在著一些不容忽視的弊端，如操作復(fù)雜，協(xié)同性差，不便攜帶等，在某些情況下，不能很好的滿足測(cè)試要求。
　　本課題圍繞上述問(wèn)題展開(kāi)研究，依托板卡式測(cè)試儀器技術(shù)、CPCI總線規(guī)范和FPGA大規(guī)模硬件編程技術(shù)，將邏輯分析和數(shù)據(jù)發(fā)生功能進(jìn)行整合，在一塊CPCI板卡上構(gòu)建可應(yīng)用于數(shù)字系統(tǒng)總線測(cè)試的通用總線分析模塊，主要內(nèi)容包括以下三點(diǎn)：
　　邏輯分析和數(shù)據(jù)發(fā)生功能的整合。采用CPCI總線規(guī)范和FPGA硬件編程技術(shù)，在有限的硬件空

3、間內(nèi)實(shí)現(xiàn)邏輯分析和數(shù)據(jù)發(fā)生功能，在保持良好測(cè)試性能的同時(shí)提高了模塊的便攜性和通用性。
　　邏輯分析單元連續(xù)觸發(fā)模式的實(shí)現(xiàn)。連續(xù)觸發(fā)模式作為一種新的數(shù)據(jù)捕獲方式，能夠?qū)崿F(xiàn)對(duì)被測(cè)總線的實(shí)時(shí)監(jiān)測(cè)，這種方式只在觸發(fā)事件產(chǎn)生時(shí)才會(huì)將總線上的觸發(fā)數(shù)據(jù)及對(duì)應(yīng)時(shí)間進(jìn)行捕獲存儲(chǔ)，從而利用有限的存儲(chǔ)空間實(shí)現(xiàn)大范圍的數(shù)據(jù)存儲(chǔ)與分析。
　　實(shí)現(xiàn)邏輯分析和數(shù)據(jù)發(fā)生單元的協(xié)調(diào)聯(lián)動(dòng)與交互觸發(fā)，使兩單元相互配合，共同完成復(fù)雜測(cè)試任務(wù)。
　　經(jīng)過(guò)測(cè)試，