RSA算法的優(yōu)化設(shè)計(jì)及其IP核的實(shí)現(xiàn).pdf

1、RSA作為最廣泛應(yīng)用的公鑰加密算法，其數(shù)據(jù)加密和數(shù)字簽名應(yīng)用在信息安全領(lǐng)域扮演著重要的角色。隨著計(jì)算機(jī)技術(shù)的高速發(fā)展，RSA標(biāo)準(zhǔn)密鑰的長(zhǎng)度越來越大，這對(duì)RSA算法的實(shí)現(xiàn)提出了更高的要求。目前，RSA算法的實(shí)現(xiàn)主要有軟件和硬件實(shí)現(xiàn)兩種方式。RSA軟件加密被應(yīng)用于各種Internet傳輸協(xié)議，來保證網(wǎng)絡(luò)安全；與傳統(tǒng)的軟件加密相比，硬件加密具有速度更快，穩(wěn)定性和兼容性更高，安全性更好等優(yōu)勢(shì)。尤其是現(xiàn)代IC技術(shù)的發(fā)展，促使IC卡、USB Key

2、等小型電子設(shè)備在電子商務(wù)領(lǐng)域得到越來越多的應(yīng)用；因而將RSA協(xié)處理器嵌入到這些小型硬件中，對(duì)電子商務(wù)高度發(fā)達(dá)的今天將具有重大的現(xiàn)實(shí)意義。
　　為了能夠在資源受限的情況下，完成一種適合小型硬件的面向低端的RSA實(shí)現(xiàn)，需要找尋一種綜合性能最優(yōu)的解決方案。本文首先從理論出發(fā)，分析了RSA算法的原理及其實(shí)現(xiàn)算法，并對(duì)其算法實(shí)現(xiàn)作出了改進(jìn)。選擇了RL二進(jìn)制掃描作為模冪的實(shí)現(xiàn)方式，并對(duì)經(jīng)典的Montgomery模乘的改進(jìn)實(shí)現(xiàn)方式中的FIOS算

3、法做了改進(jìn)優(yōu)化，改進(jìn)后的IIFIOS算法的時(shí)空復(fù)雜度優(yōu)于原本綜合性能最優(yōu)的CIOS算法。同時(shí)鑒于硬件實(shí)現(xiàn)的面積和性能綜合考慮，對(duì)模乘參數(shù)和模平方等作出了相應(yīng)改進(jìn)。
　　基于改進(jìn)的算法，在VS上對(duì)RSA模乘模冪算法用C語(yǔ)言編程，完成了RSA的軟件建模。通過軟件的實(shí)現(xiàn)及對(duì)比測(cè)試，完成了算法的正確性驗(yàn)證，并從軟件層面肯定了算法上的改進(jìn)對(duì)RSA實(shí)現(xiàn)性能的提升，為后續(xù)的IP核的硬件實(shí)現(xiàn)打下了基礎(chǔ)。
　　在RSA IP核的設(shè)計(jì)中，從低成

4、本高性能的前提出發(fā)，選擇32位作為基本處理數(shù)據(jù)位寬，有效地實(shí)現(xiàn)了算法上的優(yōu)化思想，完成了適合流水線技術(shù)的IIFIOS算法的硬件實(shí)現(xiàn)。并通過模塊的獨(dú)立和復(fù)用、數(shù)據(jù)通路設(shè)計(jì)、存儲(chǔ)映射等策略對(duì)IP核作出了硬件設(shè)計(jì)上的優(yōu)化。RSA IP核各模塊經(jīng)過仿真，并實(shí)現(xiàn)了FPGA的驗(yàn)證測(cè)試及ASIC邏輯綜合。在100Mhz時(shí)鐘下，2048位的模冪速度約為4次/秒，1024位模冪速度約為36.7次/秒；gsmc0.13um工藝下，綜合得到IP總面積約為76