RS碼與LDPC碼級(jí)聯(lián)編解碼器的FPGA實(shí)現(xiàn).pdf

1、分類號(hào)密級(jí)UDC學(xué)位論文RSRS碼與碼與LDPCLDPC碼級(jí)聯(lián)編解碼器的碼級(jí)聯(lián)編解碼器的FPGAFPGA實(shí)現(xiàn)實(shí)現(xiàn)（題名和副題名）田廣和（作者姓名）指導(dǎo)教師姓名劉釗教授電子科技大學(xué)成都（職務(wù)、職稱、學(xué)位、單位名稱及地址）申請(qǐng)學(xué)位級(jí)別碩士專業(yè)名稱信號(hào)與信息處理論文提交日期2010年4月論文答辯日期2010年5月學(xué)位授予單位和日期電子科技大學(xué)答辯委員會(huì)主席評(píng)閱人2010年月日注1注明《國(guó)際十進(jìn)分類法UDC》的類號(hào)摘要I摘要差錯(cuò)控制編碼技術(shù)是現(xiàn)

2、代通信技術(shù)中的關(guān)鍵技術(shù)之一，在移動(dòng)通信、數(shù)字電視、計(jì)算機(jī)存儲(chǔ)等數(shù)據(jù)通信系統(tǒng)中得到了廣泛應(yīng)用。在信道條件惡劣的情況中，常采用糾錯(cuò)能力更強(qiáng)的級(jí)聯(lián)編解碼方法，進(jìn)行差錯(cuò)控制。本課題以RS碼、LDPC碼級(jí)聯(lián)編解碼系統(tǒng)為研究對(duì)象，開(kāi)發(fā)了基于PCI接口的級(jí)聯(lián)糾錯(cuò)編解碼系統(tǒng)接口卡。本文的主要研究?jī)?nèi)容是基于FPGA的RS碼與LDPC碼的級(jí)聯(lián)實(shí)現(xiàn)以及PCI接口控制設(shè)計(jì)。該系統(tǒng)由接口控制模塊、RS碼編解碼模塊、交織解交織模塊、LDPC碼編解碼模塊以及數(shù)據(jù)緩存

3、、存儲(chǔ)模塊組成。實(shí)現(xiàn)了由主機(jī)端發(fā)起寫(xiě)數(shù)據(jù)，經(jīng)FPGA處理器處理后進(jìn)行存儲(chǔ)，后再由主機(jī)端讀出的邏輯功能。級(jí)聯(lián)編解碼實(shí)現(xiàn)是本文的重點(diǎn)。本文通過(guò)對(duì)級(jí)聯(lián)編碼理論的研究，確定了含有交織器的串行級(jí)聯(lián)方案。在RS碼編解碼實(shí)現(xiàn)過(guò)程中，重點(diǎn)研究了RS碼的譯碼算法；而在LDPC碼的實(shí)現(xiàn)過(guò)程中，因其譯碼相對(duì)簡(jiǎn)單，故重點(diǎn)研究了編碼算法的實(shí)現(xiàn)，并采用了準(zhǔn)循環(huán)構(gòu)造編碼方法設(shè)計(jì)了LDPC碼編碼器。各功能模塊采用VerilogHDL語(yǔ)言編程實(shí)現(xiàn)，并通過(guò)了功能仿真驗(yàn)證。