眾核結(jié)構(gòu)的基于塊的硬件調(diào)度器設(shè)計(jì)研究.pdf

1、為了讓CPU更快，人們?cè)O(shè)計(jì)的CPU變得越來(lái)越復(fù)雜且不規(guī)整，如增加亂序執(zhí)行單元、超流水線、分支預(yù)測(cè)和投機(jī)等等技術(shù)；不幸的是，這些技術(shù)已經(jīng)基本沒有潛力可挖掘，而且也無(wú)法很好的控制功耗。至少在近幾年摩爾定律始終還在起作用，如何來(lái)利用單位面積上不斷增加的晶體管呢?現(xiàn)在的一個(gè)主要技術(shù)是在片上設(shè)計(jì)更多的相對(duì)簡(jiǎn)單的核(眾核)來(lái)取代較少的相對(duì)復(fù)雜的核(多核)。另一方面，當(dāng)前的主流應(yīng)用程序基本上是單線程的，或者是不能很好地?cái)U(kuò)展的多線程程序。這意味著這些應(yīng)

2、用程序并不能有效地利用額外的核，因?yàn)樗麄儾⒉缓泻芏嗟牟⑿衼?lái)擴(kuò)展。所以，與復(fù)雜的大核比較，他們基本上只能在簡(jiǎn)單的小核上較慢的運(yùn)行。
　　 基于這些原因，研究者從兩方面提出了很多方案來(lái)解決這個(gè)問(wèn)題：一方面是通過(guò)編譯技術(shù)的支持來(lái)創(chuàng)建更小單元的線程單元，如OpenMP技術(shù)、投機(jī)線程和軟件流水等；另一方面是通過(guò)體系結(jié)構(gòu)的支持，如事務(wù)cache、核融合(core fusion)和復(fù)雜的指令級(jí)分發(fā)器(多核的指令級(jí)平行挖掘)等。
　　

3、 本文在調(diào)研了多核、眾核的體系架構(gòu)和在編譯技術(shù)支持的并行技術(shù)上，提出了一種基于分段的塊級(jí)硬件調(diào)度眾核體系結(jié)構(gòu)。本技術(shù)的兩個(gè)主要特征是：一是編譯支持的基于塊的硬件并行調(diào)度器，能減少線程負(fù)荷和線程池的軟件調(diào)度開銷，主從結(jié)構(gòu)設(shè)計(jì)使處理單元間的協(xié)作通信更有效；二是十分適用于眾核架構(gòu)，對(duì)眾核本身的小而多的核可以很好的擴(kuò)展與共享，即核組內(nèi)緊耦合、核組間松耦合共享的眾核特性，且對(duì)各種并行技術(shù)都得以有效挖掘和擴(kuò)展。
　　 通過(guò)實(shí)驗(yàn)驗(yàn)證在三方面表