60GHz CMOS功率放大器研究與設(shè)計.pdf

1、多媒體技術(shù)的不斷進步對無線通信系統(tǒng)提出新的要求。當(dāng)前的無線局域網(wǎng)(WLAN,比如802.11a/b/g)已經(jīng)不能滿足日益增長的傳輸速率要求。60GHz技術(shù)以其頻帶寬、衰減大、抗干擾力強、傳輸安全性高,超高速的數(shù)據(jù)傳輸能力,成為下一代無線通信系統(tǒng)的發(fā)展方向,是學(xué)術(shù)界和工業(yè)界的研究熱點。當(dāng)前,美歐日以及中國臺灣的各大高校和研究機構(gòu)紛紛開展60GHz技術(shù)研究,取得了顯著的成果。自2006年以來,國外關(guān)于60GHz功率放大器的文獻數(shù)量有了顯著增

2、長,電路性能也大幅提高。然而,相對于國外60GHz技術(shù)研究的蓬勃發(fā)展,我國對這方面的研究比較少。
　　 本文總結(jié)了60GHz CMOS功率放大器的研究進展,探討CMOS毫米波功率放大器的挑戰(zhàn)和設(shè)計考慮,并對60GHz功率放大電路進行研究與設(shè)計。其內(nèi)容簡述如下:
　　 (1)本文調(diào)研了60GHz CMOS功率放大器的相關(guān)文獻,歸納出電路的典型結(jié)構(gòu)及技術(shù)指標(biāo)。截止至2010年,IEEE可見報道的60GHz CMOS功率放大器

3、的飽和輸出功率從2006年的8dBm提高到2010年的將近20dBm;功率增益從2006年的5.2dB提高到2009年的32.4dB;P1dB從2006年的6.4dBm提高到2010年的18.2dBm;PAE從2006年的7％提高到2010年的26％。
　　 (2)針對CMOS工藝下毫米波電路設(shè)計的挑戰(zhàn),本文進行較為深入的調(diào)研并詳細探討毫米波電路設(shè)計的方法。早期的60GHz技術(shù)主要采用化合物半導(dǎo)體(GaAs或InP)工藝實現(xiàn),隨

4、著半導(dǎo)體技術(shù)進步CMOS工藝設(shè)計毫米波集成電路成為可能。然而,通過CMOS工藝設(shè)計毫米波電路還存在諸多挑戰(zhàn)。在毫米波頻段CMOS工藝高損耗、低品質(zhì)因數(shù)的無源器件是電路設(shè)計的瓶頸。工藝廠商提供的器件模型不適用于毫米波頻段,使得模型的精準(zhǔn)性成為電路設(shè)計的最大挑戰(zhàn)。同時,納米的CMOS工藝使得晶體管柵氧化層更加減薄,供電電壓和擊穿電壓也越來越低,限制了毫米波電路的輸出功率使得電路設(shè)計需要與功率增益進行權(quán)衡。版圖優(yōu)化設(shè)計和電磁場仿真決定著芯片最

5、后的性能,也同樣至關(guān)重要。因此,毫米波電路設(shè)計時需要有區(qū)別于傳統(tǒng)射頻電路的方法。
　　 (3)設(shè)計了兩種基于IBM90nm CMOS工藝的60GHz功率放大器,一種是用G-CPW實現(xiàn)小感值電感的單端結(jié)構(gòu),另一種是通過變壓器耦合及“電容單向化技術(shù)”的差分結(jié)構(gòu)。由于器件和金屬連線的寄生效應(yīng)隨著頻率的升高而越來來越顯著,傳統(tǒng)的射頻功率放大器設(shè)計中可以忽視的一些寄生效應(yīng)已經(jīng)不能被忽略。本文的單端結(jié)構(gòu)電路設(shè)計時就考慮寄生效應(yīng)的影響,采用C

6、PW來實現(xiàn)金屬線互連并將Bond Pad(已仿真得到寄生參數(shù))帶入電路的仿真。另外,本電路采用G-CPW實現(xiàn)小感值的電感,克服了工藝廠商提供的CMOS器件模型精確性不高的問題,并且利用CPW的寄生阻抗保證了電路的穩(wěn)定性。電路芯片面積為1.2mm×0.7mm,目前已流片。本文的差分結(jié)構(gòu)電路通過變壓器實現(xiàn)信號耦合、阻抗匹配,并在第二級電路的MOS管之間添加一對交叉電容以抵消MOS管寄生電容CGD的反饋,實現(xiàn)電路信號的“單向化”。該“電容單向