LTE CMOS射頻功率放大器的研究與設計.pdf

1、市場的競爭使得硬件設備的利潤不斷下降，芯片開發(fā)商不得不尋求更加廉價的芯片方案以迎合市場要求，III-V族半導體（如GaAs）在單片微波電路（MMIC）的統治地位開始動搖。硅（Si）工藝憑借著集成密度高、兼容性強、不斷提高的頻率性能和價格廉價等優(yōu)勢逐漸滲入射頻前端的重要集成模塊中?，F代半導體的新技術，如保護環(huán)和淺溝槽隔離技術，不僅提高了體硅襯底隔離能力，也降低了無源器件的射頻損耗。得益于現代半導體技術的不斷發(fā)展，體硅CMOS器件的高頻增益

2、不斷提升并已經可以滿足一些對噪聲、功率和效率等性能要求非常嚴格的場合。然而，體硅CMOS器件的這些優(yōu)點都是以降低了器件擊穿電壓、減弱了器件之間的隔離和增加了襯底損耗為代價。
　　本論文主要內容在于采用IBM公司的180nm SOI CMOS工藝設計應用于2.35 GHz LTE發(fā)射機的高線性射頻功率放大器（PA）以滿足LTE制式下具有挑戰(zhàn)性的線性和效率要求。為了克服上面所提及的CMOS工藝因工藝技術迭代換來的缺點，提出了一種兩級堆

3、疊結構的功率放大器結構，同時為了改善SOIPA的線性度和效率，設計了一款融合了諧波抑制的F類輸出匹配電路。另外，為了克服SOI工藝散熱的問題，特針對高功率應用提出了一種偽差分堆疊結構的FET功率放大器結構。
　　該兩級結構的F類功率放大器由驅動級和功率級級聯組成。驅動級采用三個管子堆疊的方式，而為了增大輸出功率和降低輸出匹配網絡的設計難度，功率級則采用四個管子堆疊的結構。FET堆疊結構主要是通過將晶體管串聯起來從而達到分壓的作用，