基于處理器XD120的DFX設(shè)計和實現(xiàn).pdf

1、在芯片制造工藝已經(jīng)達到20nm以下的今天，單個芯片上可以集成更大的系統(tǒng)，如何保證成品芯片的質(zhì)量和縮短上市時間變成了最為重要和復雜的問題。首先在使用先進的制造工藝的同時芯片的良品率大大下降，這就要求芯片的DFT設(shè)計和測試工作要有更好的質(zhì)量，從而減少成本和縮短測試時間。再次隨著芯片的復雜性增加，芯片的調(diào)試工作也變的更加復雜且要花很長的時間，芯片中加入一定的邏輯去輔助芯片設(shè)計后期的調(diào)試工作變的更為必要。
　　本文介紹了芯片 DFX功能的

2、設(shè)計和其在處理器 XD120中的具體實現(xiàn)，重點研究了DFT（Design For Test）和 DFD（Design For Debug）技術(shù)的設(shè)計和實現(xiàn)。由于DFT和DFD技術(shù)中的大部分控制系統(tǒng)使用了JTAG技術(shù)，本文先介紹了JTAG控制技術(shù)在項目中的具體實現(xiàn)。
　　本文中的DFT技術(shù)，DFD技術(shù)和 JTAG技術(shù)都采用了靈活的可擴展的結(jié)構(gòu)。這種結(jié)構(gòu)可以很好的服務(wù)于現(xiàn)在復雜的SOC設(shè)計，可以很好的兼容第三方 IP，同時也符合現(xiàn)今的