基于FPGA的全局時(shí)鐘分配和TDC模塊研究.pdf

1、對(duì)于很多先進(jìn)的電子系統(tǒng)，它們的性能和系統(tǒng)的時(shí)間分辨率以及作用于系統(tǒng)的全局時(shí)鐘信號(hào)有很大的關(guān)系。獲得一個(gè)較高的時(shí)間分辨率以及一個(gè)高精確度和高穩(wěn)定性的全局時(shí)鐘信號(hào)可以提高電子系統(tǒng)的性能。全數(shù)字化PET系統(tǒng)的成像質(zhì)量就與時(shí)間分辨率有很大的關(guān)系。把由時(shí)間數(shù)字轉(zhuǎn)換器(TDC)得到的每次采樣時(shí)間送入后端緩存和作為處理單元的FPGA中進(jìn)行分析和處理，可以得到光電倍增管(PMT)的脈沖的時(shí)間信息。通過(guò)對(duì)常用的時(shí)間間隔測(cè)量方法進(jìn)行總結(jié)，在其基礎(chǔ)上結(jié)合FP

2、GA的內(nèi)部結(jié)構(gòu)，對(duì)在FPGA中實(shí)現(xiàn)高分辨率TDC的可能性進(jìn)行了分析和驗(yàn)證。
　　 本研究利用FPGA的進(jìn)位鏈作為延時(shí)單元，通過(guò)仿真驗(yàn)證了可以在FPGA中連接多條進(jìn)位連線做為延時(shí)線，實(shí)現(xiàn)高分辨率時(shí)間測(cè)量。同時(shí)，全數(shù)字化PET系統(tǒng)和其它一些電子系統(tǒng)一樣需要一個(gè)全局時(shí)鐘信號(hào)分配模塊使得能夠?qū)υ赥DC中進(jìn)行處理的多路數(shù)據(jù)有一個(gè)時(shí)間基準(zhǔn)。為了達(dá)到這個(gè)目的，使用FPGA和AD9516-4芯片設(shè)計(jì)了一種全局時(shí)鐘信號(hào)分布模塊。針對(duì)全局時(shí)鐘信號(hào)分