基于FPGA時(shí)間內(nèi)插技術(shù)的TDC設(shè)計(jì).pdf

1、在核醫(yī)學(xué)領(lǐng)域中的正電子發(fā)射型計(jì)算機(jī)斷層顯像PET臨床檢查影像技術(shù)中，時(shí)間信息測量是顯像裝置影像重建的重要因素。在高能物理的固定靶實(shí)驗(yàn)和對(duì)撞實(shí)驗(yàn)中，時(shí)間測量已經(jīng)成為鑒別微觀世界中粒子的重要手段之一。因此，精密的時(shí)間測量在現(xiàn)代科學(xué)技術(shù)發(fā)展中有著重要的研究意義。時(shí)間數(shù)字轉(zhuǎn)換TDC是時(shí)間測量的基本手段。基于FPGA的TDC因其靈活穩(wěn)定、高速度、低成本等特性成為了目前研究時(shí)間測量技術(shù)的熱點(diǎn)。
　　本文的主要工作是在FPGA中設(shè)計(jì)并實(shí)現(xiàn)了基于

2、加法進(jìn)位鏈的高精度TDC。文章首先圍繞FPGA中實(shí)現(xiàn)加法進(jìn)位鏈需注意的進(jìn)位級(jí)聯(lián)的規(guī)律性、抽頭延時(shí)的一致性與采樣時(shí)鐘的一致性三個(gè)基本問題展開討論，設(shè)計(jì)并驗(yàn)證了加法進(jìn)位鏈的邏輯結(jié)構(gòu)。其次在進(jìn)行整體設(shè)計(jì)時(shí)，通過采用邏輯鎖定與增量編譯技術(shù)，保證了加法進(jìn)位鏈的布局布線不會(huì)受到其他模塊的影響。在對(duì)設(shè)計(jì)進(jìn)行時(shí)序仿真分析后，發(fā)現(xiàn)進(jìn)位延遲鏈中采樣信號(hào)存在較長的固有走線延時(shí)，進(jìn)而導(dǎo)致多級(jí)延遲單元的浪費(fèi)。針對(duì)這一問題，采取了縮短采樣信號(hào)走線時(shí)延與增加測試信號(hào)

3、走線時(shí)延兩種方法進(jìn)行布線優(yōu)化，使得優(yōu)化后的性能得到了明顯改善。最后對(duì)優(yōu)化的TDC在CycloneⅡ系列EP2C35F672C6芯片中進(jìn)行了測試，測試結(jié)果表明設(shè)計(jì)使用資源率為3％，時(shí)間測量分辨率小于60ps，測量精度小于50ps，線性度較好(-0.84LSB≤DNL≤0.78LSB，-1.16LSB≤INL≤0.88LSB)。
　　經(jīng)測試驗(yàn)證，基于FPGA時(shí)間內(nèi)插技術(shù)的TDC具有低成本、高分辨、高精度等特點(diǎn)，在時(shí)間測量場合的多通道T