核級FPGA卡件板級建模與仿真技術(shù)研究.pdf

1、針對高速系統(tǒng)設(shè)計中可能出現(xiàn)的傳輸信號質(zhì)量差及系統(tǒng)實際指標(biāo)偏低等問題,提出了基于軟硬件協(xié)同仿真技術(shù)的板級建模與仿真方法,分析了核級系統(tǒng)中電源完整性、信號完整性及電磁兼容性問題,并進(jìn)行建模仿真研究,以指導(dǎo)和完善板級系統(tǒng)設(shè)計,從而增強系統(tǒng)穩(wěn)健性和可靠性。本文研究內(nèi)容如下:
　　1.在分析了電源完整性對系統(tǒng)可靠工作重要性基礎(chǔ)之上,闡述了產(chǎn)生電源完整性問題的本質(zhì)原因,并對核級系統(tǒng)電源分配網(wǎng)絡(luò)展開建模與仿真研究,并根據(jù)仿真結(jié)果優(yōu)化系統(tǒng)設(shè)計。<

2、br>　　2.分析了反射及串?dāng)_等信號完整性問題對核級卡件信號可靠傳輸?shù)挠绊?確定系統(tǒng)關(guān)鍵路徑,并進(jìn)行 IBIS建模分析,利用仿真工具SPECCTRAQuest提取關(guān)鍵網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu),完成板級仿真驗證,并給出了優(yōu)化板級設(shè)計的可行措施和方法。
　　3.以核級卡件為分析對象,利用分析工具 EMControl實現(xiàn)了對網(wǎng)絡(luò)抗電磁干擾強度分析,并利用分析工具EMIStream對整個板級進(jìn)行經(jīng)驗規(guī)約檢查以及電源/地平面諧振分析和電源管腳退耦分析,