井下智能交通系統(tǒng)中低碼率語音傳輸?shù)难芯颗c實(shí)現(xiàn).pdf

1、隨著語音技術(shù)應(yīng)用的發(fā)展，語音信號數(shù)字處理的實(shí)時性要求越來越突出。這就要求在系統(tǒng)設(shè)計(jì)中，對系統(tǒng)的硬件環(huán)境要求更高。隨著語音處理算法的日益復(fù)雜，用普通處理器對語音信號進(jìn)行實(shí)時處理，己經(jīng)不能滿足需要。專用語音信號處理芯片能解決實(shí)時性的要求，同時對器件的資源要求也是最低的。
　　本文利用新一代可編制邏輯器件在數(shù)字信號處理領(lǐng)域的優(yōu)勢，對語音信號低碼率編碼的FPGA實(shí)現(xiàn)進(jìn)行了深入研究。第一章綜述了低碼率語音編碼的現(xiàn)狀，然后在第二章對LPC的聲

2、碼器的編解碼原理進(jìn)行了較為詳細(xì)的分析，并對其不足之處進(jìn)行了一些分析，在此基礎(chǔ)上，對LPC-10聲碼器進(jìn)行了仿真，得到了處理過后的數(shù)據(jù)。最后，通過使用殘差激勵代替周期脈沖—隨機(jī)噪聲二元激勵，讓合成語音的質(zhì)量得到了一定的提升。第三章對電子系統(tǒng)的設(shè)計(jì)趨勢進(jìn)行了分析，指出了FPGA是未來電子設(shè)計(jì)主流實(shí)現(xiàn)手段。然后對可編程邏輯器件的內(nèi)部結(jié)構(gòu)進(jìn)行了介紹，接著詳細(xì)討論了EDA設(shè)計(jì)流程的內(nèi)容。最后對關(guān)系設(shè)計(jì)電路性能的的靜態(tài)時序分析進(jìn)行了詳細(xì)分析，以及對