基于FPGA的背景減除加速.pdf

1、背景減除技術(shù)在計(jì)算機(jī)視覺的研究中占據(jù)著重要位置。為了使背景減除能夠應(yīng)用于各種場合，研究人員在該方面提出了多種快速有效的算法。然而，當(dāng)前背景減除所要處理的數(shù)據(jù)量逐漸增大，對實(shí)時性的要求日益提高，因此需要不斷地提出并改進(jìn)背景減除算法以適應(yīng)復(fù)雜的情況。由于FPGA(現(xiàn)場可編程門陣列)具有并行計(jì)算、成本低的特點(diǎn)，使用FPGA來實(shí)現(xiàn)背景減除將加快其實(shí)現(xiàn)的速度，可以達(dá)到較好的實(shí)時性。本文在EM(期望最大化)算法的基礎(chǔ)上實(shí)現(xiàn)了一種新的基于FPGA嵌入

2、式系統(tǒng)的在線背景減除算法。
　　 K-Means(K均值)算法是一種通用的聚類算法，具有實(shí)現(xiàn)簡單、速度快的特點(diǎn)。文中通過對EM算法的研究以及EM算法和K-Means算法之間關(guān)系的分析，提出了一種基于充分統(tǒng)計(jì)量的在線K-Means背景減除算法。該算法使用GMM(混合高斯模型)作為其背景模型，通過計(jì)算充分統(tǒng)計(jì)量來更新背景模型的參數(shù)，實(shí)現(xiàn)在線背景減除。實(shí)驗(yàn)表明，這種算法可以有效地估計(jì)出混合高斯模型中的參數(shù)，具有較好的收斂性且實(shí)現(xiàn)簡單。

3、并且，該算法在實(shí)現(xiàn)性能上比在線EM算法好，因此能夠較好地應(yīng)用于視頻的背景減除中。
　　 嵌入式系統(tǒng)是一種以嵌入式計(jì)算機(jī)為核心，并面向用戶、產(chǎn)品和應(yīng)用的專用計(jì)算機(jī)系統(tǒng)。它對功能、可靠性、成本、功耗等性能有嚴(yán)格的要求，其特點(diǎn)是可靠性高、并行性好、軟硬件一體化、設(shè)計(jì)靈活等。使用FPGA設(shè)計(jì)嵌入式系統(tǒng)能夠?qū)崿F(xiàn)最大的定制性。相對DSP(數(shù)字信號處理)，F(xiàn)PGA可進(jìn)行并行信號處理，且能夠?qū)崿F(xiàn)復(fù)雜度高的算法。本文通過System Genera