版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、AFDX是新一代飛機(jī)采用的航空電子信息傳送系統(tǒng)。本文基于AFDX標(biāo)準(zhǔn),搭建了一個(gè)基于FPGA的AFDX端系統(tǒng)開發(fā)平臺(tái)。
為簡(jiǎn)化硬件設(shè)計(jì),AFDX端系統(tǒng)開發(fā)平臺(tái)采用以Xilinx Virtex-4FX12 FPGA為核心的SOPC。該FPGA包含了一個(gè)PowerPC405處理器硬核和兩個(gè)全雙工以太網(wǎng)MAC硬核。PowerPC405完成片內(nèi)計(jì)算功能,雙MAC實(shí)現(xiàn)AFDX冗余互聯(lián)。航電接口方面采用CPCI接口與航電子系統(tǒng)實(shí)現(xiàn)互聯(lián)
2、。
考慮到實(shí)現(xiàn)的方便性和靈活性,實(shí)現(xiàn)AFDX協(xié)議時(shí),將AFDX特有的鏈路層和其他層分離。AFDX鏈路層部分采用自行設(shè)計(jì)的軟IP核方式實(shí)現(xiàn),完成接收過(guò)程中完整性檢查、冗余管理,以及發(fā)送過(guò)程中流量調(diào)整、冗余管理等功能。
考慮到端系統(tǒng)會(huì)根據(jù)實(shí)際需要采用不同調(diào)度算法,為便于將本IP核復(fù)用到其他設(shè)計(jì)方案,采用調(diào)度模塊與IP核分離的設(shè)計(jì)。調(diào)度器由軟件實(shí)現(xiàn),調(diào)度算法在加權(quán)公平隊(duì)列算法的基礎(chǔ)上加入對(duì)幀發(fā)送時(shí)間的考慮,兼顧優(yōu)先
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- AFDX端系統(tǒng)協(xié)議棧分析與設(shè)計(jì).pdf
- AFDX端系統(tǒng)協(xié)議棧虛擬鏈路層的應(yīng)用研究.pdf
- AFDX網(wǎng)絡(luò)中關(guān)鍵任務(wù)端到端延時(shí)優(yōu)化.pdf
- AFDX總線實(shí)時(shí)性分析與端系統(tǒng)調(diào)度算法研究.pdf
- AFDX端系統(tǒng)協(xié)議棧虛擬鏈路層分析及仿真研究.pdf
- 基于AFDX綜合信息處理系統(tǒng)設(shè)計(jì).pdf
- AFDX交換芯片調(diào)度設(shè)計(jì)與系統(tǒng)測(cè)試.pdf
- 基于fpga的qpsk系統(tǒng)設(shè)計(jì)
- 基于FPGA的SATA主機(jī)端控制器的設(shè)計(jì).pdf
- 基于FPGA的SoC系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的混沌密鑰系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的視頻監(jiān)控系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的脈象檢測(cè)系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的FDTD計(jì)算系統(tǒng)設(shè)計(jì).pdf
- 基于fpga的鬧鐘系統(tǒng)設(shè)計(jì)
- 基于FPGA的USB通信系統(tǒng)的設(shè)計(jì).pdf
- 基于FPGA的AES加密系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的自動(dòng)聚焦系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的噴墨系統(tǒng)互聯(lián)設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論