版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、<p> 草魚草魚草魚 草魚畢業(yè)論文(設(shè)計(jì))草魚草魚題目名稱: 草魚 草魚 草魚 草魚基于FPGA的鬧鐘系統(tǒng)的設(shè)計(jì) 草魚 草魚 草魚 草魚草魚題目來源: 草魚 草魚 草魚 草魚 草魚 草魚 草魚實(shí)驗(yàn)室研究項(xiàng)目 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚草魚院 草魚 草魚(系): 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚電子信息學(xué)院 草魚 草魚 草魚 草魚 草魚 草魚 草魚
2、 草魚 草魚 草魚 草魚 草魚 草魚 草魚草魚專業(yè)班級(jí): 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚自動(dòng)化10903 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚草魚學(xué)生姓名: 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚高 草魚文 草魚昌 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚草魚指導(dǎo)教師: 草魚 草魚 草魚 草
3、魚 草魚 草魚 草魚 草魚 草魚 草魚陳 草魚英 草魚芝 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 </p><p> 目 草魚 草魚 草魚錄草魚長(zhǎng)江大學(xué)畢業(yè)設(shè)計(jì)(論文)任務(wù)書I草魚畢業(yè)設(shè)計(jì)開題報(bào)告III草魚畢業(yè)論文開題報(bào)告III草魚長(zhǎng)江大學(xué)畢業(yè)設(shè)計(jì)(論文)指導(dǎo)教師審查意見VII草魚長(zhǎng)江大學(xué)畢業(yè)設(shè)計(jì)(論文)評(píng)閱教師評(píng)語VIII草魚畢業(yè)設(shè)計(jì)(論文)答
4、辯會(huì)議記錄IX草魚1 草魚前言1草魚2 草魚選題背景2草魚2.1選題來源2草魚2.2研究目的及意義2草魚2.3國(guó)內(nèi)外研究現(xiàn)狀及發(fā)展趨勢(shì)2草魚2.4本課題的研究指導(dǎo)思想和技術(shù)設(shè)計(jì)3草魚3 草魚FPGA簡(jiǎn)介7草魚3.1 草魚FPGA概述7草魚3.1.1 草魚FPGA基本結(jié)構(gòu)7草魚3.2 草魚FPGA編程原理7草魚3.3 草魚FPGA設(shè)計(jì)流程8草魚3.4 草魚VHDL語言與QuartusⅡ9草
5、魚3.4.1 草魚VHDL語言簡(jiǎn)介9草魚3.4.2 草魚QuartusⅡ簡(jiǎn)介11草魚4 草魚方案設(shè)計(jì)與論證16草魚4.1總體方案設(shè)計(jì)16草魚5 草魚過程論述17草魚5.1 草魚鬧鐘系統(tǒng)的外部設(shè)計(jì)17草魚5.1.1鍵盤輸入設(shè)計(jì)17草魚5.1.2系統(tǒng)輸出部分17草魚5.2 草魚</p><p> 長(zhǎng)江大學(xué)畢業(yè)設(shè)計(jì)(論文)任務(wù)書草魚學(xué)院(系) 草魚 草魚 草魚電子信息學(xué)院 草魚 草
6、魚專業(yè) 草魚 草魚 草魚自動(dòng)化 草魚 草魚 草魚班級(jí) 草魚 草魚10903班 草魚 草魚 草魚 草魚 草魚草魚學(xué)生姓名 草魚 草魚 草魚 草魚 草魚高文昌 草魚 草魚 草魚 草魚 草魚 草魚 草魚指導(dǎo)教師/職稱 草魚 草魚 草魚 草魚 草魚陳英芝/講師 草魚 草魚 草魚 草魚 草魚 草魚草魚1. 草魚畢業(yè)設(shè)計(jì)(論文)題目:基于FPGA的鬧鐘系統(tǒng)的設(shè)計(jì)草魚2. 草魚畢業(yè)設(shè)計(jì)(論文)起止時(shí)間:2013年 草魚3月 草魚11日—2013
7、年 草魚6 草魚月 草魚10 草魚日草魚3. 草魚畢業(yè)設(shè)計(jì)(論文)所需資料及原始數(shù)據(jù)(指導(dǎo)教師選定部分)草魚[1]譚會(huì)生,張昌凡,鄭進(jìn).EDA技術(shù)及應(yīng)用[M].第2版.西安:西安電子科技大學(xué)出版社,鯉魚2002草魚[2]夏宇聞.Verilog 草魚HDL[M].北京:高等教育出版社,鯉魚2006草魚[3]江國(guó)強(qiáng).EDA技術(shù)及應(yīng)用[M].北京:電子工業(yè)出版社,鯉魚2006草魚[4]謝自美.電子線路設(shè)計(jì)實(shí)驗(yàn)測(cè)試[M]武漢:華中科技
8、大學(xué)出版社,鯉魚2003草魚[5</p><p> 長(zhǎng)江大學(xué)畢業(yè)設(shè)計(jì)(論文)評(píng)閱教師評(píng)語</p><p> 畢業(yè)設(shè)計(jì)(論文)答辯會(huì)議記錄</p><p> 草魚基于FPGA的鬧鐘系統(tǒng)的設(shè)計(jì)草魚學(xué) 草魚 草魚生:高文昌,鯉魚電子信息學(xué)院草魚指導(dǎo)老師:陳英芝,電子信息學(xué)院草魚【摘要】FPGA是現(xiàn)場(chǎng)可編程門陣列(Field 草魚Programmable 草
9、魚Gate 草魚Array)的簡(jiǎn)稱,鯉魚與之相應(yīng)的CPLD是復(fù)雜可編程邏輯器件(Complex 草魚Programmable 草魚Logic 草魚Device)的簡(jiǎn)稱,鯉魚兩者的功能基本相同,鯉魚只是實(shí)現(xiàn)原理略有不同,鯉魚所以有時(shí)可以忽略這兩者的區(qū)別,鯉魚統(tǒng)稱為可編程邏輯器件或CPLD/PGFA。草魚草魚VHDL的英文全名是Very-High- 草魚eed 草魚Integrated 草魚Circuit 草魚HardwareDescri
10、ption 草魚Language,誕生于1982年。草魚1987年底,鯉魚VHDL被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 草魚。草魚自IEEE公布了VHDL的標(biāo)準(zhǔn)版本,鯉魚IEEE-1076(簡(jiǎn)稱87版)之后,鯉魚各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境,鯉魚或宣布自己的設(shè)計(jì)工具可以和VHDL接口。草魚此后VHDL在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受</p><p> 草魚 草魚 草魚 草魚 草魚 草魚 草
11、魚 草魚 草魚 草魚 草魚草魚基于FPGA的鬧鐘系統(tǒng)的設(shè)計(jì)草魚1 草魚前言草魚現(xiàn)代社會(huì)數(shù)字集成電路被廣泛應(yīng)用到生活中的各個(gè)領(lǐng)域當(dāng)中。草魚數(shù)字集成電路也在不停的更新?lián)Q代。草魚它由早期的電子管、晶體管、小中規(guī)模集成電路,鯉魚發(fā)展到超大規(guī)模集成電路以及許多具有特定功能的專用集成電路。草魚但是,鯉魚隨著微電子技術(shù)的發(fā)展,鯉魚設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。草魚系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC)芯片,
12、鯉魚并且立即投入實(shí)際應(yīng)用之中,鯉魚因而出現(xiàn)了現(xiàn)場(chǎng)可編程邏輯器件(FPLD),其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場(chǎng)可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。草魚草魚FPGA(Field-Programmable 草魚Gate 草魚Array),鯉魚即現(xiàn)場(chǎng)可編程門陣列,鯉魚它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。草魚它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,鯉魚既解決了定制電路的不足,
13、鯉魚又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。草魚目前以硬件描述語言(Verilo</p><p> 2 草魚選題背景草魚2.1選題來源草魚本課題來自于實(shí)驗(yàn)室研究項(xiàng)目。草魚草魚2.2研究目的及意義草魚現(xiàn)代社會(huì)數(shù)字集成電路被廣泛應(yīng)用到生活中的各個(gè)領(lǐng)域當(dāng)中。草魚數(shù)字集成電路也在不停的更新?lián)Q代。草魚它由早期的電子管、晶體管、小中規(guī)模集成電路,鯉魚發(fā)展到超大規(guī)模集成電路以及許多具有特定功能的專用集成電路。草魚但
14、是,鯉魚隨著微電子技術(shù)的發(fā)展,鯉魚設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。草魚系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC)芯片,鯉魚并且立即投入實(shí)際應(yīng)用之中,鯉魚因而出現(xiàn)了現(xiàn)場(chǎng)可編程邏輯器件(FPLD),其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場(chǎng)可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。草魚草魚FPGA(Field-Programmable 草魚Gate 草魚Array),鯉魚即現(xiàn)場(chǎng)可編程門陣列,鯉魚它是在PAL、
15、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。草魚它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,鯉魚既解決了定制電路的不足,鯉魚又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。草魚而在許多儀器儀表中都用到鬧鐘定時(shí),鯉魚目前通常是</p><p> 從自動(dòng)化到航天技術(shù)都廣泛的采用了數(shù)字電子技術(shù)。草魚草魚現(xiàn)代工藝技術(shù)的進(jìn)步使FPGA性能更強(qiáng),鯉魚芯片朝著高密度、低壓、低功耗的方向挺進(jìn)。草魚有人
16、嘗試?yán)眯酒姆謺r(shí)復(fù)用特性,鯉魚用較小規(guī)模的FPGA芯片來實(shí)現(xiàn)更大規(guī)模的數(shù)字時(shí)序系統(tǒng),鯉魚結(jié)果發(fā)現(xiàn)常規(guī)的SRAM的FPGA只能實(shí)現(xiàn)靜態(tài)系統(tǒng)重構(gòu)。草魚但是,鯉魚要實(shí)現(xiàn)高速的動(dòng)態(tài)重構(gòu),鯉魚就需要對(duì)FPGA的結(jié)構(gòu)進(jìn)行革新。草魚可以預(yù)見,鯉魚一旦實(shí)現(xiàn)了FPGA的動(dòng)態(tài)重構(gòu),鯉魚則將引發(fā)數(shù)字系統(tǒng)設(shè)計(jì)思想的巨大轉(zhuǎn)變。草魚此外,鯉魚半導(dǎo)體產(chǎn)品的一貫?zāi)繕?biāo)是以更小的尺寸、更低的成本和更小的功耗,鯉魚獲得更高的質(zhì)量和性能。草魚從設(shè)計(jì)角度來看,鯉魚他的趨勢(shì)是以
17、各種紅模塊的集成來代替分離的芯片,鯉魚混合FPGA便是這一趨勢(shì)下的必然產(chǎn)物。草魚混合FPGA是指將各類數(shù)字電路單元(可編程邏輯、CPU/DSP、存儲(chǔ)器等)和模擬電路單元(模擬線性電路、A/D、D/A等)集成在一起的FPGA。草魚由于混合FPGA不需要驅(qū)動(dòng)芯片外的數(shù)字負(fù)載,鯉魚因而可以滿足產(chǎn)品對(duì)低功耗’高性能的要求。草魚利用FPGA使得電子鬧鐘的設(shè)計(jì)效率極大的提高,鯉魚縮短了設(shè)計(jì)周期,鯉魚節(jié)省了設(shè)計(jì)成本。草魚草魚</p>&
18、lt;p> 字鬧鐘及擴(kuò)大其應(yīng)用,鯉魚有著非?,F(xiàn)實(shí)的意義。草魚本課題以FPGA為基礎(chǔ),鯉魚采用高層硬件描述語言VHDL進(jìn)行鬧鐘系統(tǒng)的設(shè)計(jì)。草魚首先程序文本輸入,鯉魚處理(編譯、檢查、邏輯優(yōu)化與綜合、適配、分割、布局、布線、生產(chǎn)編程數(shù)據(jù)文件),鯉魚然后進(jìn)行仿真,鯉魚最后下載到FPGA器件中進(jìn)行功能測(cè)試,鯉魚進(jìn)行輸入操作、查處輸入結(jié)果驗(yàn)證設(shè)計(jì)電路。草魚草魚本設(shè)計(jì)中的鬧鈴系統(tǒng)主要完成以下功能:草魚(1)記時(shí)功能:這是本計(jì)時(shí)器設(shè)計(jì)的基
19、本功能,鯉魚每隔一分鐘計(jì)時(shí)一次,鯉魚并在顯示屏上顯示當(dāng)前時(shí)間。草魚草魚(2)鬧鈴功能:如果當(dāng)前時(shí)間與設(shè)置的鬧鈴時(shí)間相同,鯉魚則揚(yáng)聲器發(fā)出蜂鳴聲。草魚草魚(3)設(shè)置新的計(jì)時(shí)器時(shí)間:用戶用數(shù)字鍵‘0’—‘9’輸入新的時(shí)間,鯉魚然后按“TIME”鍵確認(rèn)。草魚在輸入過程中,鯉魚輸入數(shù)字在顯示屏上從右到左依次顯示。草魚例如:用戶要設(shè)置新的時(shí)間是12:34,鯉魚則按順序輸入“1”“2”“3”“4”鍵,鯉魚與之對(duì)應(yīng),鯉魚顯示屏上依次顯示的信息為“
20、1”,鯉魚“12”,鯉魚“123”,鯉魚“1234”。草魚如果用戶在輸入任意幾個(gè)數(shù)字后較長(zhǎng)時(shí)間內(nèi),鯉魚例如5S,鯉魚沒有按任何鍵,鯉魚則計(jì)時(shí)</p><p> (4)設(shè)置新的鬧鈴時(shí)間:用戶用數(shù)字鍵‘0’—‘9’輸入新的時(shí)間,鯉魚然后按“ALARM”鍵確認(rèn)。草魚過程與3類似。草魚草魚(5)顯示所設(shè)置的鬧鈴時(shí)間:在正常計(jì)時(shí)顯示狀態(tài)下,鯉魚用戶直接按下“ALARM”鍵,鯉魚則已設(shè)置的鬧鈴時(shí)間顯示在顯示屏上。草魚草魚
21、由設(shè)計(jì)要求可以看出,鯉魚整個(gè)系統(tǒng)的設(shè)計(jì)主要包括以下幾個(gè)組成部分:用于鍵盤輸入的緩沖器;用于時(shí)鐘計(jì)數(shù)的計(jì)數(shù)器;用于保存鬧鈴時(shí)間的寄存器;用于顯示的七段數(shù)碼管顯示電路以及控制以上各個(gè)部分協(xié)同工作的控制器。草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚</p><p> 3 草魚FPGA簡(jiǎn)介草魚3.1 草魚FPGA概述草魚FPGA是現(xiàn)
22、場(chǎng)可編程門陣列(Field 草魚Programmable 草魚Gate 草魚Array)的簡(jiǎn)稱,鯉魚與之相應(yīng)的CPLD是復(fù)雜可編程邏輯器件(Complex 草魚Programmable 草魚Logic 草魚Device)的簡(jiǎn)稱,鯉魚兩者的功能基本相同,鯉魚只是實(shí)現(xiàn)原理略有不同,鯉魚所以有時(shí)可以忽略這兩者的區(qū)別,鯉魚統(tǒng)稱為可編程邏輯器件或CPLD/PGFA。草魚CPLD/PGFA幾乎能完成任何數(shù)字器件的功能,鯉魚上至高性能CPU,鯉魚下至
23、簡(jiǎn)單的74電路。草魚它如同一張白紙或是一堆積木,鯉魚工程師可以通過傳統(tǒng)的原理圖輸入或硬件描述語言自由的設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)。草魚通過軟件仿真可以事先驗(yàn)證設(shè)計(jì)的正確性,鯉魚在PCB完成以后,鯉魚利用CPLD/FPGA的在線修改功能,鯉魚隨時(shí)修改設(shè)計(jì)而不必改動(dòng)硬件電路。草魚使用CPLA/FPGA開發(fā)數(shù)字電路,鯉魚可以大大縮短設(shè)計(jì)時(shí)間,鯉魚減少PCB面積,鯉魚提高系統(tǒng)的可靠性。草魚這些優(yōu)點(diǎn)使得CPLA/FPGA技術(shù)在20世紀(jì)90年代以后得到飛速的
24、發(fā)展,鯉魚同時(shí)也大大推動(dòng)了EDA軟件和硬件描述語言H</p><p> 草魚草魚QuartusⅡ系統(tǒng)特點(diǎn)總覽 草魚草魚 草魚1.第一款從FPGA至掩膜器件的完整設(shè)計(jì)工具。草魚草魚 草魚 草魚 草魚 草魚QuartusⅡ新版軟件可以在FPGA開發(fā)的初期就提供HardCopy掩膜器件的設(shè)計(jì)性能參數(shù)。草魚草魚 草魚2.基于模塊的設(shè)計(jì)方法提高工作效率草魚 草魚 草魚 草魚 草魚QuartusⅡ軟件為用戶提供
25、了LogicLock基于模塊的設(shè)計(jì)方法,鯉魚便于用戶獨(dú)立設(shè)計(jì)和實(shí)施各種設(shè)計(jì)模塊,鯉魚并且在將模塊集成到頂層工程時(shí)仍可以維持各個(gè)模塊的性能。草魚由于每一個(gè)模塊都只要進(jìn)行一次優(yōu)化,鯉魚因此LogicLock流程可以顯著縮短設(shè)計(jì)和驗(yàn)證的周期。草魚 草魚 草魚 草魚草魚 草魚3.更快集成IP 草魚草魚 草魚 草魚 草魚 草魚QuartusⅡ軟件包括SOPC 草魚Builder工具,鯉魚SOPC 草魚Builder針對(duì)可編程片上系統(tǒng)(SOPC
26、)的各種應(yīng)用自動(dòng)完成IP核(包括嵌入式處理器、協(xié)處理器、外設(shè)、存儲(chǔ)器和用戶設(shè)定的邏輯)的添加、參數(shù)設(shè)置和連接等操作。草魚草魚 草魚4.前期I/O分配和驗(yàn)證草魚 草魚 草魚 草魚 草魚設(shè)計(jì)軟件可以在設(shè)計(jì)文件完成之前進(jìn)</p><p> 4 草魚方案設(shè)計(jì)與論證草魚4.1總體方案設(shè)計(jì)草魚整個(gè)系統(tǒng)主要包括以下幾個(gè)組成部分:用于鍵盤輸入的緩沖器;用于時(shí)鐘計(jì)數(shù)的計(jì)數(shù)器;用于保存鬧鈴時(shí)間的寄存器;用于顯示的七段數(shù)碼管
27、顯示電路以及控制以上各個(gè)部分協(xié)同工作的控制器。草魚草魚其中精準(zhǔn)秒脈沖產(chǎn)生電路,鯉魚這里我們采用頻率為32.768KHz的標(biāo)準(zhǔn)晶振搭成精準(zhǔn)的秒脈沖產(chǎn)生電路,鯉魚為電子鐘提供精準(zhǔn)的秒脈沖輸入。草魚FPGA核心控制電路,鯉魚主要由型號(hào)為EP3C25E144C8N的芯片經(jīng)過編程以后,鯉魚向譯碼顯示電路提供控制信號(hào)。草魚譯碼顯示電路,鯉魚由4片74LS47驅(qū)動(dòng)4個(gè)7段數(shù)碼管,鯉魚在核心控制電路輸出的控制信號(hào)的控制下,鯉魚顯示相應(yīng)的時(shí)、分、秒。草
28、魚草魚鬧鐘系統(tǒng)的原理圖如圖2所示:草魚草魚草魚圖2 草魚 草魚系統(tǒng)原理圖 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚草魚</p><p> 5 草魚過程論述草魚5.1 草魚鬧鐘系統(tǒng)的外部設(shè)計(jì)草魚針對(duì)系統(tǒng)需求進(jìn)行硬件設(shè)計(jì):硬件部分主要包括綜合計(jì)時(shí)電路、顯示控制電路和調(diào)整控制電路。草魚它包括以下幾個(gè)組成部分:①顯示屏,鯉魚由4個(gè)七段數(shù)碼管組成,鯉魚用
29、于顯示當(dāng)前時(shí)間(時(shí):分)或設(shè)置的鬧鐘時(shí)間;②數(shù)字鍵‘0’?‘9’,鯉魚用于輸入新的時(shí)間或新的鬧鐘時(shí)間;③TIME(時(shí)間)鍵,鯉魚用于確定新的時(shí)間設(shè)置;④ALARM(鬧鐘)鍵,用于確定新的鬧鐘時(shí)間設(shè)置,鯉魚或顯示已設(shè)置的鬧鐘時(shí)間;⑤揚(yáng)聲器,鯉魚在當(dāng)前時(shí)鐘時(shí)間與鬧鐘時(shí)間相同時(shí),鯉魚發(fā)出蜂鳴聲。草魚草魚5.1.1鍵盤輸入設(shè)計(jì)草魚下面簡(jiǎn)要介紹一下系統(tǒng)的輸入界面:系統(tǒng)的輸入界面是有0?9十個(gè)數(shù)字按鍵和TIME鍵和ALARM鍵組成。草魚由于系統(tǒng)
30、輸入校時(shí)時(shí)間和鬧鐘時(shí)間時(shí)候必須輸入0?9這些數(shù)字,鯉魚因此按鍵0?9專門用于輸入數(shù)字。草魚TIME鍵和ALARM鍵用于輔助設(shè)定當(dāng)前時(shí)間和鬧鐘時(shí)間。草魚各操作流程如下:草魚 草魚 草魚 草魚 草魚a.校時(shí)操作:在正常計(jì)時(shí)狀態(tài)下直接按下0?9鍵,鯉魚即可進(jìn)入校時(shí)狀態(tài),鯉魚使用鍵0?9 草魚輸入新的時(shí)間,鯉魚然后按TIME鍵,鯉魚即可使新的時(shí)間設(shè)置生</p><p> 表2 草魚 草魚輸出數(shù)據(jù)的譯碼關(guān)系草魚 草魚
31、 草魚草魚草魚圖6譯碼器外部端口草魚草魚2.實(shí)現(xiàn)該模塊的VHDL程序如下: 草魚草魚ARCHITECTURE 草魚ART 草魚OF 草魚DECODER 草魚IS 草魚BEGIN草魚WITH 草魚KEYPAD 草魚SELECT草魚VALUE<=0 草魚WHEN,鯉魚”0000000001”,鯉魚草魚1 草魚WHEN”0000000010”,鯉魚草魚2 草魚WHEN”0000000100”,鯉魚草魚3 草魚WHEN
32、”0000001000”,鯉魚 草魚草魚4 草魚WHEN”0000010000”,草魚5 草魚WHEN”0000100000”,鯉魚草魚6 草魚WHEN”0001000000”,鯉魚草魚7 草魚WHEN”0010000000”,鯉魚草魚8 草魚WHEN”0100000000”,鯉魚草魚9 草魚WHEN” 草魚1000000000”,鯉魚草魚0 草魚WHEN 草魚OTHERS;草魚END 草魚ART;草魚仿真波形如圖7所
33、示:草魚草魚草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草</p><p> 6 草魚結(jié)果分析草魚通過仔細(xì)分析可知,鯉魚仿真波形圖正確。草魚可以正常完成本設(shè)計(jì)的功能。草魚在仿真正確后就是進(jìn)行硬件測(cè)試了。草魚我選用的硬件測(cè)試實(shí)驗(yàn)板是ALTERA公司的DE2實(shí)驗(yàn)板。草魚用實(shí)驗(yàn)板上的KEY0、KEY1、 草魚KEY2、KEY3和SW0~SW9和程序中相應(yīng)的引腳鎖定。草魚經(jīng)驗(yàn)證能夠?qū)崿F(xiàn)所要求的功
34、能。草魚草魚</p><p> 7 草魚總結(jié)草魚歷時(shí)3個(gè)多月的畢業(yè)設(shè)計(jì)終于可以畫上句號(hào)了,鯉魚回想起畢業(yè)設(shè)計(jì)的整過程信心十足的興奮,鯉魚也有遇到困難時(shí)候的失落,鯉魚但總的來說還是一個(gè)勇往直前的過程。草魚經(jīng)過這幾個(gè)月的努力的設(shè)計(jì),鯉魚我明白了自動(dòng)控制系統(tǒng)的主體控制方法,鯉魚也明白了如何去對(duì)對(duì)象進(jìn)行控制。草魚這是我又一次獨(dú)立從事這種有相當(dāng)難度的項(xiàng)目,鯉魚沒有接受任務(wù)以前覺得畢業(yè)設(shè)計(jì)只是對(duì)這幾年來所學(xué)知識(shí)的總結(jié),
35、鯉魚但是通過這次做畢業(yè)設(shè)計(jì)發(fā)現(xiàn)自己的看法有點(diǎn)太片面、太偏激了。草魚畢業(yè)設(shè)計(jì)不僅是對(duì)前面所學(xué)知識(shí)的一種檢驗(yàn),鯉魚而且也是對(duì)自己能力的一種提高。草魚下面我對(duì)整個(gè)畢業(yè)設(shè)計(jì)的過程做一下簡(jiǎn)單的總結(jié)。草魚草魚第一,鯉魚接到任務(wù)以后先認(rèn)真審閱設(shè)計(jì)的要求,鯉魚然后確定設(shè)計(jì)方向,鯉魚最后就是找資料了。草魚查資料是做畢業(yè)設(shè)計(jì)的前期準(zhǔn)備工作,鯉魚好的開端就相當(dāng)于成功了一半,鯉魚因此資料是否全面、可靠,鯉魚關(guān)系到整個(gè)畢業(yè)設(shè)計(jì)的進(jìn)程。草魚資料的查找方式有很多種
36、,鯉魚現(xiàn)在是信息飛速發(fā)展的年代,鯉魚上網(wǎng)查資料不只是一種時(shí)尚,鯉魚也是最有效的方式,鯉魚網(wǎng)上的信息包羅萬象,鯉魚可以通過各個(gè)搜索引擎進(jìn)行搜索,鯉魚例如Google、百度等,鯉魚還有</p><p> 參考文獻(xiàn)草魚[1]譚會(huì)生,張昌凡,鄭進(jìn).EDA技術(shù)及應(yīng)用[M].第2版.西安:西安電子科技大學(xué)出版社,鯉魚2002草魚[2]夏宇聞.Verilog 草魚HDL[M].北京:高等教育出版社,鯉魚2006草魚[3
37、]江國(guó)強(qiáng).EDA技術(shù)及應(yīng)用[M].北京:電子工業(yè)出版社,鯉魚2006草魚[4]謝自美.電子線路設(shè)計(jì)實(shí)驗(yàn)測(cè)試[M]武漢:華中科技大學(xué)出版社,鯉魚2003草魚[5]康華光.電子技術(shù)基礎(chǔ)數(shù)字部分[M]武漢:高等教育出版社,鯉魚2005草魚[6]盧毅,鯉魚賴杰編著.VHDL與數(shù)字電路設(shè)計(jì)[M] 草魚出版社:科學(xué)出版社.2003草魚[7]王鎖平編著.電子設(shè)計(jì)自動(dòng)化(EDA)教程[M].電子科技大學(xué)出版社. 草魚2000 草魚草魚[8]通
38、過http://www.cnki.net查閱有關(guān)論文草魚[9]通過http://www.wanfangdata.com.cn/查閱相關(guān)論文、期刊草魚[10]劉皖,鯉魚何道君,鯉魚譚明編著.FPGA設(shè)計(jì)與應(yīng)用[M].清華大學(xué)出版社.2006草魚[11]張洪潤(rùn),鯉魚張亞凡,鯉魚主編.FPGA/CPLD應(yīng)用設(shè)計(jì)200例[M].北京航空航天大學(xué)出</p><p> 致謝草魚在此論文完成之際,鯉魚首先要對(duì)我的指導(dǎo)
39、老師陳英芝老師表示最衷心、最誠摯的感謝!本論文的選題、設(shè)計(jì)到最后的完成與她的精心指導(dǎo)和修改是不可分割的。草魚無論是在需求分析,鯉魚概要設(shè)計(jì)還是在設(shè)計(jì)過程中遇到的每一個(gè)問題上,鯉魚都給予我細(xì)心的指導(dǎo),鯉魚她嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度,鯉魚耐心的指導(dǎo)以及對(duì)工作兢兢業(yè)業(yè),鯉魚忘我的精神,鯉魚為我們樹立了學(xué)習(xí)的典范,鯉魚給我們留下了深刻的印象,鯉魚使我深受感染。草魚在為人方面,鯉魚我懂得了做人要積極樂觀,鯉魚正直,鯉魚樂于助人;為師方面,鯉魚要不遺余力、無
40、私奉獻(xiàn);科研中,鯉魚要嚴(yán)謹(jǐn)認(rèn)真、腳踏實(shí)地、勤于動(dòng)腦、勤于動(dòng)手。草魚這些將成為我今后工作和學(xué)習(xí)中效仿的楷模,鯉魚在我以后的工作和生活中將是我所要努力做到的。草魚草魚感謝周圍和我一起設(shè)計(jì)的同學(xué)們。草魚在這短短的幾個(gè)月里,鯉魚我們?cè)谝黄鹩懻搯栴},鯉魚研究問題,鯉魚共同攻克了設(shè)計(jì)中的若干難題,鯉魚并取得了一定的成果。草魚他們都是很優(yōu)秀的伙伴,鯉魚他們的執(zhí)著、鉆研和刻苦,鯉魚令我折服。草魚非常感謝他們?cè)谶@段時(shí)間里對(duì)我的熱忱幫助!草魚感謝互聯(lián)網(wǎng)
41、絡(luò)上很多信息網(wǎng)站,鯉魚雖然現(xiàn)在很多都已經(jīng)記不起來了,鯉魚但是正是有了他們</p><p> 附錄 草魚 草魚相關(guān)程序草魚鬧鈴系統(tǒng)的控制器部分程序:草魚LIBRARY 草魚IEEE;草魚USE 草魚IEEE.STD_LOGIC_1164.ALL;草魚--USE 草魚WORK.P_ALARM.ALL;草魚ENTITY 草魚ALARM_CONTROLLER 草魚IS草魚 草魚 草魚 草魚 草魚 草魚POR
42、T(KEY:IN 草魚STD_LOGIC;草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚ALARM_BUTTON:IN 草魚STD_LOGIC;草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚TIME_BUTTON:IN 草魚STD_LOGIC;草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚 草魚
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 鬧鐘系統(tǒng)設(shè)計(jì)
- 鬧鐘系統(tǒng)設(shè)計(jì)77963
- 基于fpga的qpsk系統(tǒng)設(shè)計(jì)
- 基于arm的時(shí)鐘+鬧鐘設(shè)計(jì)
- 基于proe的鬧鐘外觀造型設(shè)計(jì)
- 基于proe的鬧鐘外觀造型設(shè)計(jì)
- 基于proe的鬧鐘外觀造型設(shè)計(jì)
- 基于fpga溫度監(jiān)測(cè)系統(tǒng)設(shè)計(jì)
- 基于FPGA的SoC系統(tǒng)設(shè)計(jì).pdf
- 基于fpga的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
- 基于labview的鬧鐘課程設(shè)計(jì)
- 基于xilinx fpga的數(shù)字系統(tǒng)設(shè)計(jì)初步
- 基于FPGA的混沌密鑰系統(tǒng)設(shè)計(jì).pdf
- 基于fpga的門禁系統(tǒng)設(shè)計(jì)說明
- 基于FPGA的視頻監(jiān)控系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的脈象檢測(cè)系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的FDTD計(jì)算系統(tǒng)設(shè)計(jì).pdf
- 基于fpga的數(shù)字系統(tǒng)設(shè)計(jì)-作業(yè)一
- 基于fpga的視頻檢測(cè)系統(tǒng)的設(shè)計(jì)
- 基于FPGA的USB通信系統(tǒng)的設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論