鬧鐘系統(tǒng)設(shè)計77963

1、大慶石油學(xué)院課程設(shè)計2011年3月11日課程EDA技術(shù)課程設(shè)計題目鬧鐘系統(tǒng)設(shè)計院系電子科學(xué)學(xué)院專業(yè)班級電子科學(xué)與技術(shù)學(xué)生姓名蘭士鳳學(xué)生學(xué)號070901240102指導(dǎo)教師一、總體設(shè)計思想一、總體設(shè)計思想1.基本原理基本原理數(shù)字鬧鐘電路的基本結(jié)構(gòu)由兩個60進(jìn)制計數(shù)和一個24進(jìn)制計數(shù)器組成，分別對秒、分、小時進(jìn)行計時，當(dāng)計時到23時59分59秒時，再來一個計數(shù)脈沖，則計數(shù)器清零，重新開始計時。秒計數(shù)器的技術(shù)時鐘CLK為HZ的標(biāo)準(zhǔn)信號。當(dāng)數(shù)字

2、鬧鐘處于計時狀態(tài)時，秒計數(shù)器的進(jìn)位輸出信號作為分鐘計數(shù)器的計數(shù)信號，分鐘計數(shù)器的進(jìn)位輸出信號又作為小時計數(shù)器的計數(shù)信號時、分、秒得計時結(jié)果通過6個數(shù)碼管來動態(tài)顯示。因此，通過模式選擇信號KEY1、KEY2控制數(shù)字鐘的工作狀態(tài)，使其分別工作于正常計時，調(diào)整分、時和設(shè)定鬧鐘分、時5個狀態(tài)。當(dāng)數(shù)字鬧鐘處于計時狀態(tài)時，3個計數(shù)器允許計數(shù)，且秒、分、時計數(shù)器的計數(shù)時鐘信號分別為CLK，秒的進(jìn)位，分的進(jìn)位；當(dāng)數(shù)字鬧鐘處于鬧鐘定時狀態(tài)時，可以設(shè)定小時

3、和分；當(dāng)計時到所設(shè)定的時刻時，驅(qū)動揚(yáng)聲器，持續(xù)1分鐘。2.設(shè)計框圖設(shè)計框圖系統(tǒng)框圖主要分為三部分：第一部分為精準(zhǔn)秒脈沖產(chǎn)生電路，這里我們采用頻率為32.768KHz的標(biāo)準(zhǔn)晶振搭成精準(zhǔn)的秒脈沖產(chǎn)生電路，為電子鐘提供精準(zhǔn)的秒脈沖輸入。第二部分為FPGA核心控制電路，主要由型號為EP3C25E144C8N的芯片經(jīng)過編程以后，向譯碼顯示電路提供控制信號。第三部分為譯碼顯示電路，由4片74LS47驅(qū)動4個7段數(shù)碼管，在核心控制電路輸出的控制信號的