FPGA中BRAM的設(shè)計.pdf_第1頁
已閱讀1頁，還剩79頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著集成電路設(shè)計水平的提高，對存儲器高速、低功耗的需求也越來越高。因此，本文在分析virtexⅡ型FPGA的體系結(jié)構(gòu)的基礎(chǔ)上，采用SMIC0.12μm工藝設(shè)計了一款塊狀存儲器BlockRAM，重點研究了BRAM主要模塊靜態(tài)存儲單元、靈敏放大器以及外圍電路。
　　 文中設(shè)計了一種適用于雙端口存儲器的8T SRAM存儲單元結(jié)構(gòu)。這種8TSRAM存儲單元的靜態(tài)噪聲容限可達到515mV，單元結(jié)構(gòu)抗噪聲能力是同尺寸條件下6T SRAM存儲

2、單元的1.27倍。文中對傳統(tǒng)差分鎖存型靈敏放大器的結(jié)構(gòu)做了優(yōu)化設(shè)計，設(shè)計中引入了預(yù)充電電路和平衡管電路。優(yōu)化后的靈敏放大器數(shù)據(jù)讀取速度僅需176ps，讀取速度是傳統(tǒng)差分鎖存型靈敏放大器的2倍。文中還對BRAM的主要外圍電路做了設(shè)計分析，在讀寫控制電路中引入了小脈沖控制電路，小脈沖寬度可以達到0.842ns。由讀寫控制電路產(chǎn)生的小脈沖信號作為存儲器的內(nèi)部控制時鐘可以有效的提高電路穩(wěn)定性。
　　 文中分別采用NC_verilog和n

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論