基于EOC物理層芯片的時鐘樹綜合設(shè)計.pdf

1、本論文研究了在EOC（Ethernet over Coax）物理層芯片BES7000的物理設(shè)計中，一種較優(yōu)化的實(shí)現(xiàn)時鐘樹綜合的方案。EOC是在同軸電纜上實(shí)現(xiàn)以太網(wǎng)數(shù)據(jù)傳輸?shù)募夹g(shù)，該技術(shù)被用于具有較高的滲透率和高帶寬接入的未來交互電視業(yè)務(wù)。
　　 時鐘樹綜合是高性能芯片設(shè)計中一個極其重要的步驟，超高速，低功耗，高性能的VLSI的迅速發(fā)展對時鐘樹提出了更高的要求。時鐘樹綜合的主要目標(biāo)就是使時鐘偏差、相位延遲最小化，以最大限度地為時序

2、收斂服務(wù)。并盡可能減小時鐘網(wǎng)絡(luò)的功耗、噪聲和連線間耦合。一個好的時鐘樹設(shè)計直接可以對整個設(shè)計的時序，功耗，面積以及布線擁塞度和串?dāng)_影響起到至關(guān)重要的作用。
　　 本論文對時鐘樹綜合中的幾個最關(guān)鍵問題進(jìn)行深入研究。首先，隨著芯片設(shè)計不斷沖刺著更高的頻率，設(shè)計規(guī)模也不斷增大，同時伴隨著深亞微米工藝下線間耦合的串?dāng)_影響，設(shè)計時序越來越難以滿足時序收斂的要求，而時鐘樹的綜合是時序收斂中最為關(guān)鍵因素。其次，本設(shè)計芯片為了量產(chǎn)測試考慮，除了

3、正常功能模式之外還有測試模式的設(shè)計要求，要同時滿足兩種模式的時序收斂，這也對時鐘樹綜合提出了重大的挑戰(zhàn)。再者，隨著進(jìn)入更深的工藝節(jié)點(diǎn)，芯片設(shè)計中時鐘布線的串?dāng)_影響已經(jīng)嚴(yán)重影響了時鐘樹與時序收斂。
　　 本文將通過以Synopsys公司的Astro為物理設(shè)計的主要EDA平臺，基于BES7000芯片的時鐘樹設(shè)計，首先對時鐘樹的基本原理進(jìn)行詳細(xì)分析，然后通過物理設(shè)計過程分析時鐘樹綜合的規(guī)劃，對時鐘端口和時鐘樹綜合參數(shù)進(jìn)行相應(yīng)的設(shè)置，然

4、后根據(jù)時鐘結(jié)構(gòu)進(jìn)行基本時鐘樹綜合的實(shí)現(xiàn)，并根據(jù)綜合結(jié)果時序收斂的情況，總結(jié)出BES7000芯片的特殊問題。然后根據(jù)發(fā)現(xiàn)的問題采取特殊的改進(jìn)方案，并且嘗試多種策略的實(shí)現(xiàn)，分析結(jié)果，找到最有效的綜合方案。在設(shè)計的布線階段，根據(jù)0.13μm工藝下的時鐘串?dāng)_問題嚴(yán)重性，分析采用改進(jìn)的布線手段，可以有效解決時鐘樹受影響的問題。
　　 本設(shè)計的結(jié)果表明時鐘樹綜合方案有效解決了在高頻率深亞微米工藝下出現(xiàn)的問題，成功完成了BES7000芯片物理