基于可編程芯片的高速串行總線物理層研究.pdf

1、隨著社會對嵌入式系統(tǒng)性能的要求不斷提高，以PCI（Peripheral Component Interconnection）總線為代表的傳統(tǒng)總線已經(jīng)遠(yuǎn)遠(yuǎn)無法滿足現(xiàn)代嵌入式系統(tǒng)實(shí)時(shí)性強(qiáng)、功能豐富、拓?fù)浣Y(jié)構(gòu)靈活多變等多方面的要求，系統(tǒng)互連已成為限制系統(tǒng)性能的瓶頸。快速輸入輸出總線（RapidIO）自推出以來以其高的數(shù)據(jù)傳輸速率、低的字節(jié)開銷、豐富的事務(wù)類型、對系統(tǒng)的拓?fù)浣Y(jié)構(gòu)沒有任何限制等優(yōu)點(diǎn)迅速在嵌入式互連領(lǐng)域占據(jù)了主導(dǎo)地位。本文主要研究該

2、串行總線技術(shù)的物理層，基于該層實(shí)現(xiàn)了端點(diǎn)器件的相應(yīng)接口，對實(shí)現(xiàn)結(jié)果給予相關(guān)驗(yàn)證。通過對技術(shù)的分析、硬件的設(shè)計(jì)和驗(yàn)證，說明本文具有相應(yīng)的學(xué)術(shù)意義和較高的工程指導(dǎo)價(jià)值。
　　本文的主要工作如下：
　?、僭O(shè)計(jì)語言和硬件設(shè)計(jì)平臺的選擇。目前有兩種符合國際標(biāo)準(zhǔn)的硬件描述語言：VHDL和Verilog，由于Verilog在門級的描述能力強(qiáng)于VHDL，所以本文選擇其作為設(shè)計(jì)語言；根據(jù)對資源消耗的初步估計(jì)確定可編程芯片的具體類型為ALTER

3、A公司的Stratix GX系列芯片。
　?、谠谘芯课锢韺訁f(xié)議的基礎(chǔ)上，對物理層的實(shí)現(xiàn)進(jìn)行模塊劃分并確定各個(gè)模塊的主要功能和具體實(shí)現(xiàn)的方式，以時(shí)鐘域劃分來保證各個(gè)模塊功能實(shí)現(xiàn)的可行性和設(shè)計(jì)復(fù)雜度的均衡性，達(dá)到了在降低設(shè)計(jì)復(fù)雜度的同時(shí)對芯片內(nèi)部通用資源占有率相對較少的目的。
　?、墼谝褎澐趾玫慕Y(jié)構(gòu)基礎(chǔ)上，對各個(gè)模塊的核心部分進(jìn)行編碼設(shè)計(jì)，其中重點(diǎn)是鏈路的初始化狀態(tài)機(jī)設(shè)計(jì)、物理編碼子層的8B/10B編碼和解碼設(shè)計(jì)、對編碼數(shù)據(jù)的高