基于TTA內(nèi)核的流處理器設(shè)計(jì)的研究.pdf

1、流處理器是基于流體系結(jié)構(gòu),按照流計(jì)算模型將應(yīng)用中的計(jì)算和數(shù)據(jù)分離,并重新組織成一條流水線型的計(jì)算鏈,通過開發(fā)數(shù)據(jù)、指令和任務(wù)等多個(gè)層次上的并行性和充分利用各級(jí)存儲(chǔ)層次上的局部性,從而得到較高的計(jì)算性能,特別適合數(shù)據(jù)并行性好、全局?jǐn)?shù)據(jù)重用較少的計(jì)算密集型應(yīng)用。文中流處理器基于傳輸觸發(fā)體系結(jié)構(gòu)(transport triggered architecture , TTA)設(shè)計(jì)。TTA結(jié)構(gòu)利用數(shù)據(jù)傳輸觸發(fā)具體操作,能夠快速設(shè)計(jì)出滿足特定應(yīng)用的

2、高性能嵌入式微處理器。荷蘭代爾夫特理工大學(xué)(Delft University of Technology)第一個(gè)提出TTA結(jié)構(gòu),并設(shè)計(jì)出基于TTA體系結(jié)構(gòu)的可配置處理器以及對(duì)應(yīng)的一套半自動(dòng)化的設(shè)計(jì)工具M(jìn)ove Framework,用來進(jìn)行ASIP的開發(fā)。針對(duì)流體系結(jié)構(gòu)的特點(diǎn),文中選定視頻編碼協(xié)議H.264算法中幀內(nèi)預(yù)測(cè)算法作為目標(biāo)應(yīng)用。經(jīng)過資源、性能等方面的評(píng)估,該流處理器對(duì)幀內(nèi)預(yù)測(cè)算法表現(xiàn)出有很好的性能,且較通用DSP性能有明顯的提高