高性能混合計算協(xié)處理器計算內(nèi)核的研究與實現(xiàn).pdf

1、主處理器加協(xié)處理器方式組成的混合計算平臺逐漸成為高性能和高效能計算的發(fā)展趨勢。在典型的混合計算平臺中,協(xié)處理器承擔了主要計算加速任務。協(xié)處理器一般采用多核架構,內(nèi)部按一定方式集成多個計算內(nèi)核。
　　本文介紹了混合計算系統(tǒng)及其協(xié)處理器ESCA芯片的體系結(jié)構和工作流程,在此基礎上提出了適合ESCA芯片的計算內(nèi)核體系結(jié)構和計算內(nèi)核指令集。計算內(nèi)核包括控制邏輯,存儲單元和運算單元。對控制邏輯,研究了其指令譯碼和任務調(diào)度方式,以及向量模式、

2、條件執(zhí)行、精確中斷等關鍵技術。對存儲單元,設計了一個4讀4寫,支持容量擴展的4KB分體寄存器文件,重點研究了其中的讀沖突仲裁機制。對運算單元,通過硬件共享的方式設計了一套支持子字并行的高性能運算單元,包括整型邏輯算術運算單元,整型乘累加單元,浮點融合乘累加單元等。運算單元支持豐富的運算類型,滿足指令集的設計要求。
　　本文最后對計算內(nèi)核進行了功能驗證,硬件評估和性能評估。分層次的驗證策略保證了計算內(nèi)核功能的正確性。在UMC0.18