基于LEON3開(kāi)源處理器的動(dòng)態(tài)圖像邊緣檢測(cè)SoC設(shè)計(jì)與實(shí)現(xiàn).pdf

1、動(dòng)態(tài)圖像的邊緣檢測(cè)是許多復(fù)雜的動(dòng)態(tài)圖像跟蹤與識(shí)別系統(tǒng)中必不可少的內(nèi)容。但在現(xiàn)有的跟蹤與識(shí)別系統(tǒng)中，圖像的處理速度一直是設(shè)計(jì)的瓶頸問(wèn)題。為了提高系統(tǒng)的處理速度與性能，本設(shè)計(jì)將部分算法獨(dú)立出來(lái)，以硬件形式實(shí)現(xiàn)，從而達(dá)到算法加速處理的目的。
　　目前，已有的基于微控制器或DSP(Digital Signal Processor)的硬件實(shí)現(xiàn)圖像邊緣檢測(cè)算法，在數(shù)據(jù)處理量大、實(shí)時(shí)性要求更為苛刻的場(chǎng)合，由于其本質(zhì)仍然是依靠串行執(zhí)行指令來(lái)完成數(shù)

2、據(jù)處理，處理速度受流水線限制，并未充分發(fā)揮硬件加速的優(yōu)勢(shì)?？紤]到處理速度、系統(tǒng)集成和產(chǎn)品升級(jí)等問(wèn)題，在本文中，提出了一種基于LEON3開(kāi)源軟核處理器的動(dòng)態(tài)圖像邊緣檢測(cè)算法的SoC(System on Chip)設(shè)計(jì)，即一種帶有CPU(CentralProcessing Unit)的針對(duì)動(dòng)態(tài)圖像邊緣檢測(cè)的專用芯片設(shè)計(jì)。設(shè)計(jì)中圖像邊緣檢測(cè)算法以IP(Intellectual Property)核的方式，實(shí)現(xiàn)了多路數(shù)據(jù)并行處理和DSP模塊加速

3、處理，配合CPU軟核的協(xié)調(diào)參數(shù)配置功能，充分發(fā)揮硬件設(shè)計(jì)的高速性和靈活性。
　　本文提出了兩種可行的SoC設(shè)計(jì)方案，即基于APB(Advanced Peripheral Bus)外圍低速總線的SoC設(shè)計(jì)方案和基于AHB(Advanced High-performance Bus)高速總線的SoC設(shè)計(jì)方案。在系統(tǒng)方案實(shí)施前，首先對(duì)邊緣檢測(cè)算法在MATLAB上進(jìn)行仿真驗(yàn)證;然后用硬件描述語(yǔ)言實(shí)現(xiàn)算法，并用Modelsim對(duì)其做時(shí)序的仿

4、真。對(duì)于APB總線設(shè)計(jì)方案，將圖像采集、邊緣檢測(cè)和圖像顯示三部分功能封裝在一個(gè)帶有APB總線接口的IP核中，實(shí)現(xiàn)整個(gè)動(dòng)態(tài)圖像邊緣檢測(cè)SoC設(shè)計(jì)方案。對(duì)于AHB總線設(shè)計(jì)方案，設(shè)計(jì)一攝像頭接口IP核，并通過(guò)DMA(Direct Memory Access)模塊將攝像頭采集到的數(shù)據(jù)直接傳送到SDRAM(Synchronous Dynamic Random Access Memory)中進(jìn)行存儲(chǔ)，實(shí)現(xiàn)圖像采集、存儲(chǔ)、顯示和CPU四點(diǎn)間的數(shù)據(jù)傳輸