版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、圖形處理系統(tǒng)是當(dāng)代計(jì)算機(jī)系統(tǒng)的重要組成部分,傳統(tǒng)的圖形處理系統(tǒng)都采用一片專用的圖形處理器GPU來緩解CPU在圖形處理方面的負(fù)擔(dān),而隨著人們對(duì)眾多電子產(chǎn)品圖形顯示方面需求的不斷提高,對(duì)于性能方面略遜一籌的嵌入式系統(tǒng)更需要專門的GPU來處理越來越復(fù)雜的圖形。傳統(tǒng)圖形處理器GPU的發(fā)展已經(jīng)相對(duì)成熟,而研究適合嵌入式系統(tǒng)的高性能GPU卻還有許多問題有待解決。因此,關(guān)于嵌入式GPU的設(shè)計(jì)和研究具有重要的意義。
論文在深入了解計(jì)算機(jī)圖
2、形學(xué)及相關(guān)算法的基礎(chǔ)上,回顧了圖形處理器及其渲染機(jī)制的發(fā)展歷史,分析了圖形系統(tǒng)的組成。論文采用OpenGL作為系統(tǒng)的圖形API,選取了21條基本的API命令,定義了它們的渲染列表格式和命令字編碼,并以此作為IP核的設(shè)計(jì)規(guī)約。圖形管線分為幾何和光柵兩部分,最終細(xì)化為8個(gè)模塊,分別在四片F(xiàn)PGA上用Verilog語(yǔ)言加以實(shí)現(xiàn)。論文對(duì)GPU的模塊進(jìn)行了詳盡的分析與設(shè)計(jì),重點(diǎn)研究實(shí)現(xiàn)了幾何變換模塊的縮放變換和組合變換,光照模塊中對(duì)兩個(gè)光源的處理
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的3D視頻處理器.pdf
- AES協(xié)處理器IP核的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 面向移動(dòng)設(shè)備3D圖形處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- Webit System中多處理器IP核設(shè)計(jì)及FPGA實(shí)現(xiàn).pdf
- 基于FPGA的小型實(shí)時(shí)圖像增強(qiáng)處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的32位軟核處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的軟核處理器及DDFS實(shí)現(xiàn).pdf
- 基于FPGA的IP協(xié)議處理器.pdf
- 基于FPGA的圖像處理平臺(tái)及3D加速引擎的設(shè)計(jì).pdf
- 基于FPGA的SATA IP核設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的音頻處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的視頻圖像處理器.pdf
- 基于FPGA的圖像2D轉(zhuǎn)3D與數(shù)據(jù)壓縮系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的視頻處理IP核設(shè)計(jì).pdf
- 基于FPGA的FFT處理器的實(shí)現(xiàn).pdf
- 基于FPGA的3D顯示實(shí)現(xiàn)研究.pdf
- 任意比例實(shí)時(shí)圖像縮放IP核的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的可穿戴處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的FFT信號(hào)處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于NiosⅡ的同構(gòu)多核處理器設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論