基于FPGA邏輯分析儀的研制.pdf

1、邏輯分析儀是一種專門用于數(shù)字系統(tǒng)的測(cè)試儀器,由于其體積龐大、價(jià)格昂貴,很大程度上影響了其在實(shí)際中的應(yīng)用,本文通過(guò)對(duì)VGA顯示的虛擬測(cè)試儀器的特性進(jìn)行研究,設(shè)計(jì)了一款基于FPGA的邏輯分析儀。工作重點(diǎn)是解決數(shù)據(jù)寫(xiě)入速度較慢、采樣頻率不高、分析的范圍和質(zhì)量低等問(wèn)題。
　　文中首先研究了傳統(tǒng)邏輯分析儀的數(shù)據(jù)捕獲部分,由于采用外部寄存器存在穩(wěn)定性能差,數(shù)據(jù)讀進(jìn)速度緩慢的問(wèn)題,提出一種使用FPGA內(nèi)部的M4K塊作為移位寄存器連續(xù)寫(xiě)入數(shù)據(jù)的方

2、法,可以有效的提高采樣數(shù)據(jù)的速度和性能的穩(wěn)定性。
　　在數(shù)據(jù)讀寫(xiě)方面,使用了兩個(gè)異步FIFO一個(gè)用于上電初始化的狀態(tài)控制,而另一個(gè)則用于正常工作時(shí)的狀態(tài)控制,并將FIFO中的數(shù)據(jù)量作為隨機(jī)存儲(chǔ)器的狀態(tài)指示,提高了讀、寫(xiě)和存儲(chǔ)有效數(shù)據(jù)的能力。
　　在數(shù)據(jù)存儲(chǔ)部分,由于系統(tǒng)時(shí)鐘(FPGA內(nèi)部的工作時(shí)鐘)和輸出的信號(hào)之間存在相位的移動(dòng)。參考SDRAM的數(shù)據(jù)手冊(cè)提供的相關(guān)時(shí)序參數(shù),進(jìn)行移位估算,并計(jì)算出最佳相移是1.2005ns。根