基于FPGA的協(xié)議分析儀.pdf

1、本課題主要設計一種低成本，高性能的基于 FPGA的虛擬協(xié)議分析儀。協(xié)議分析儀在邏輯分析儀的基礎上增加了協(xié)議分析的能力。該系統(tǒng)實現了從數字信號采集、傳輸到協(xié)議分析等一系列功能的系統(tǒng)化、自動化、智能化。虛擬協(xié)議分析儀充分地利用了計算機的軟、硬件資源，計算機軟件的使用使儀器的通用性和擴展能力大大增強。而且計算機CPU強大的計算能力消除了由計算瓶頸帶來的限制，虛擬協(xié)議分析儀的性能可以大大提高。系統(tǒng)將大量工作轉移到PC上位機軟件來實現，大大簡化硬

2、件設計，同時使得硬件成本大大降低。
　　協(xié)議分析儀的結構按照功能劃分可以分為信號采集、數據存儲、條件觸發(fā)、結果顯示，協(xié)議分析儀處理的都是數字信號，采用大容量存儲器存儲數據，數據可以在采集結束后顯示，也可以在采集過程中顯示。根據設計需要，本次設計的虛擬協(xié)議分析儀系統(tǒng)可以分為三個部分：上位機系統(tǒng)（PC端）、FPGA系統(tǒng)（用戶端）、USB通信模塊。
　　上位機系統(tǒng)是集成了設備管理、數據管理、協(xié)議分析等一系列功能。設備管理主要是對連

3、接的設備進行管理、參數的設定以及與下位機的數據交換。數據管理理主要是接收到的數據的存儲、歷史數據加載、波形顯示。協(xié)議分析主要是自動進行常用通信協(xié)議如UART，SPI等的分析。本次設計的上位機采用面向對象的編程語言C++編寫，采用C++ Builder軟件作為開發(fā)環(huán)境完成上位機軟件的編寫。
　　FPGA系統(tǒng)在接到上位機“采集數據”的命令后采集數字信號并存儲在外部RAM中。經一定處理后由 USB通信模塊傳送給上位機。同時，下位機還接收