基于FPGA的三相六路信號(hào)發(fā)生器設(shè)計(jì).pdf

1、針對(duì)當(dāng)前市場(chǎng)上流行的高性能三相信號(hào)發(fā)生器價(jià)格昂貴，性價(jià)比低的問(wèn)題。本課題開發(fā)了一種輸出精度較高，價(jià)格低廉的三相六路信號(hào)發(fā)生器。其中三路輸出為電壓信號(hào)，另外三路輸出為電流信號(hào)，從而模擬三相交流電，應(yīng)用于儀器的校對(duì)測(cè)量領(lǐng)域。
　　 發(fā)生器基準(zhǔn)信號(hào)的產(chǎn)生采用在一片F(xiàn)PGA 芯片上實(shí)現(xiàn)六路DDS 輸出與控制的設(shè)計(jì)方案，避免了采用DDS 專用芯片的數(shù)量眾多，控制性差，靈活性不強(qiáng)的缺點(diǎn)。
　　 設(shè)計(jì)以FPGA 芯片為主要核心器件。其

2、輸出的六路數(shù)字正弦波信號(hào)經(jīng)過(guò)D/A 芯片的轉(zhuǎn)換，隔直電路隔直生成基準(zhǔn)信號(hào)，最后進(jìn)行電流或電壓放大輸出。每路輸出信號(hào)的頻率，相位，幅度均可精細(xì)調(diào)節(jié)。信號(hào)發(fā)生器主要模塊包括外圍控制，基準(zhǔn)信號(hào)生成，電流電壓放大和反饋回路四大部分。
　　 論文首先介紹了本設(shè)計(jì)的現(xiàn)實(shí)意義，并給出了信號(hào)發(fā)生器的設(shè)計(jì)目標(biāo)。然后是設(shè)計(jì)的理論依據(jù)，接下來(lái)是整體方案的確定及各構(gòu)成模塊的具體設(shè)計(jì)。在對(duì)各模塊的設(shè)計(jì)介紹中主要是分基本原理，器件的選型，硬件電路的設(shè)計(jì)以及