2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題(含答案詳解+作文范文)_第1頁(yè)
已閱讀1頁(yè),還剩55頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、本文完成了函數(shù)信號(hào)發(fā)生器的設(shè)計(jì),設(shè)計(jì)過(guò)程利用了多種設(shè)計(jì)方法和開(kāi)發(fā)環(huán)境,克服了傳統(tǒng)方法的缺點(diǎn),使得設(shè)計(jì)過(guò)程更加高效、便捷。本文采用直接數(shù)字頻率合成技術(shù),以FPGA(現(xiàn)成可編程門陣列)為硬件基礎(chǔ),通過(guò)基于FPGA的現(xiàn)代DSP系統(tǒng)設(shè)計(jì)方法完成了信號(hào)發(fā)生器的核心模塊,并利用基于NiosⅡ軟核的SOPC系統(tǒng)設(shè)計(jì)方法完成了整個(gè)項(xiàng)目的軟硬件設(shè)計(jì)。
   論文首先概述了信號(hào)發(fā)生器的研究背景及DDS原理,然后著重介紹了DDS模塊的設(shè)計(jì),信號(hào)發(fā)生器

2、的核心是DDS模塊,論文根據(jù)DDS原理,在Matlab/Simulink環(huán)境下對(duì)DDS信號(hào)發(fā)生模塊進(jìn)行了設(shè)計(jì)和仿真,再配合DSPBuilder中的編譯功能使圖形化建立的模塊轉(zhuǎn)換成為可以在QuartusⅡ軟件中可以使用的VHDL文件,并最終在QuartusⅡ環(huán)境中生成符號(hào),從而實(shí)現(xiàn)設(shè)計(jì)模塊在FPGA上的實(shí)體化,使之成為整個(gè)NiosⅡ系統(tǒng)的一個(gè)模塊。該DDS模塊可生成多種信號(hào)波形,實(shí)驗(yàn)結(jié)果表明,通過(guò)控制該模塊可實(shí)現(xiàn)基本波形及調(diào)制波形的產(chǎn)生,

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論