基于FPGA的DDS信號發(fā)生器的研究與設(shè)計(jì).pdf_第1頁
已閱讀1頁，還剩59頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、直接數(shù)字頻率合成（DDS）與傳統(tǒng)的頻率合成技術(shù)相比，具有頻率分辨率高，速度快，易于集成等優(yōu)點(diǎn)，在很大程度上滿足了現(xiàn)代電子系統(tǒng)的許多要求，因此在通信設(shè)備、電子儀器等領(lǐng)域中得到了廣泛的應(yīng)用。FPGA的優(yōu)良特性為 DDS技術(shù)提供了更加先進(jìn)的技術(shù)手段。
　　本文基于DDS原理，利用FPGA技術(shù)開發(fā)了多波形信號發(fā)生器的硬件平臺和軟件平臺。信號發(fā)生器的波形數(shù)據(jù)存儲方式采用順序存儲，首先對所有的需要輸出信號波形分別提取數(shù)據(jù)，然后將取樣數(shù)據(jù)依次全

2、部存儲在ROM波形表里，通過外圍設(shè)備撥扭開關(guān)選擇需要輸出的信號波形，利用矩陣鍵盤設(shè)定信號的輸出頻率，最終將波形信息顯示在LCD液晶顯示屏上。本設(shè)計(jì)所選用的實(shí)驗(yàn)平臺是博創(chuàng)SOPC_2000嵌入式實(shí)驗(yàn)箱，開發(fā)平臺上的由Altera公司生產(chǎn)的Cyclone II系列FPGA芯片EP2C35F672C8是構(gòu)建DDS信號發(fā)生器的核心芯片。本設(shè)計(jì)同時(shí)采用原理圖輸入方式和硬件描述語言 Verilog編寫用戶自定義邏輯，利用SOPC Builder開發(fā)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論