dds信號(hào)發(fā)生器的fpga實(shí)現(xiàn)[任務(wù)書]

1、<p>　　本科畢業(yè)設(shè)計(jì)(論文)任務(wù)書</p><p><b>　　電子信息工程</b></p><p>　　DDS信號(hào)發(fā)生器的FPGA實(shí)現(xiàn)</p><p>　一、主要任務(wù)與目標(biāo)：本設(shè)計(jì)是利用可編程器FPGA來完成一個(gè)DDS系統(tǒng)，用FPGA實(shí)現(xiàn)DDS技術(shù)比用專用DDS芯片具更多的優(yōu)勢，用FPGA實(shí)現(xiàn)DDS技術(shù)比較靈活，可以產(chǎn)生任意波形

2、，可以有多種組合和多種調(diào)制方式，并且在資源允許的情況下，能實(shí)現(xiàn)多個(gè)DDS芯片的功能。有時(shí)候所設(shè)計(jì)的系統(tǒng)不一定能找到合適的DDS芯片，比如控制方式或者頻率需求不符合，這時(shí)如果用FPGA，自己就能根據(jù)系統(tǒng)的需求，隨心所欲的設(shè)計(jì)自己想要的。</p><p>　二、主要內(nèi)容與基本要求： (1) DDS基本原理以及DDS雜散信號(hào)研究(2) 完成硬件系統(tǒng)各個(gè)模塊的設(shè)計(jì)與調(diào)試(3) 完成FPGA內(nèi)部電路的設(shè)計(jì)，包括NIOS I

3、I軟核及其外圍電路，用VHDL語言完成DDS信號(hào)發(fā)生模塊的設(shè)計(jì)以及整個(gè)系統(tǒng)的調(diào)試。(4) 完成上位機(jī)軟件的設(shè)計(jì)，上位機(jī)主要完成通過串口向NIOS處理器發(fā)送命令的工作。</p><p>　三、計(jì)劃進(jìn)度：畢業(yè)設(shè)計(jì)期限：自2011年10月17至2012年4月初。第一階段（4周）：根據(jù)任務(wù)書初定選題，收集相關(guān)資料，完成文獻(xiàn)綜述、外文翻譯、開題報(bào)告等內(nèi)容。第二階段（16周）：根據(jù)課題內(nèi)容確定研究方案，搭建系統(tǒng)實(shí)現(xiàn)方框圖，課

4、題設(shè)計(jì)與軟件程序設(shè)計(jì)，完成實(shí)驗(yàn)仿真驗(yàn)證，撰寫課題論文。第三階段（2周）：設(shè)計(jì)作品完善，論文修改。</p><p>　四、主要參考文獻(xiàn)：[1] 戴逸民.頻率合成與鎖相技術(shù)[M].合肥:中國科學(xué)技術(shù)大學(xué)出版社,1995.[2] Tierny J. Rader C. Gold B. A digital frequency synthesizer[J]. Audio and electroacoustics, IEEE

5、Transactions on, 1971,1(19):48-57.[3] 潘松,黃繼業(yè).EDA與VHDL語言[M].北京:科技出版社,2005.[4] 劉愛榮, 王振成. EDA與CPLD 開發(fā)應(yīng)用簡明教程[M]. 北京: 清華大學(xué)出版社, 2007.[5] 劉晨,王森章.直接數(shù)字頻率合成器的設(shè)計(jì)及FPGA實(shí)現(xiàn)[J].微電子與計(jì)算機(jī),2004,21(5):63-65.[6] 鮑景富.現(xiàn)代頻率合成技術(shù)的研究進(jìn)展[J].電視技術(shù),2007