同步數(shù)字體系(SDH)解碼系統(tǒng)的設(shè)計(jì)及ASIC實(shí)現(xiàn).pdf

1、該文針對以往SDH解碼系統(tǒng)集成度低、設(shè)備復(fù)雜的缺點(diǎn),結(jié)合現(xiàn)有的ASIC設(shè)計(jì)技術(shù),提出了使用ASIC技術(shù)實(shí)現(xiàn)SDH解碼系統(tǒng)的思想,闡述了解碼系統(tǒng)的總體構(gòu)成及模塊劃分,并詳細(xì)探討了解碼系統(tǒng)實(shí)現(xiàn)過程中的一些技術(shù)細(xì)節(jié).文章首先簡要概述了ASIC設(shè)計(jì)技術(shù)國內(nèi)外發(fā)展的情況,接著指出將ASIC技術(shù)應(yīng)用于SDH系統(tǒng)設(shè)計(jì)的意義所在.然后說明了ASIC設(shè)計(jì)中的關(guān)鍵技術(shù)和設(shè)計(jì)流程,并簡單介紹了SDH中的幾個技術(shù):SDH復(fù)用技術(shù)和STM-1幀結(jié)構(gòu).接著文章在分

2、析了SDH解碼系統(tǒng)功能之后,提出了一套合理的SDH解碼系統(tǒng)實(shí)現(xiàn)方案,闡述了解碼芯片的系統(tǒng)構(gòu)成,并對系統(tǒng)中各個模塊的功能做了說明.在接下來的較大篇幅里,文章把重點(diǎn)放在了設(shè)計(jì)過程中幾個技術(shù)難點(diǎn)的解決上:利用數(shù)據(jù)并行化技術(shù)降低了芯片的ASIC實(shí)現(xiàn)難度,設(shè)計(jì)并實(shí)現(xiàn)了切實(shí)可行的高速幀同步系統(tǒng),并利用比特泄露技術(shù)實(shí)現(xiàn)了SDH解碼過程中的碼速調(diào)整問題.文章詳細(xì)探討了這些技術(shù)的實(shí)現(xiàn)原理,參數(shù)設(shè)計(jì)以及最終實(shí)現(xiàn)方案.在最后,文章對解碼系統(tǒng)部分模塊的功能仿真