FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)技術(shù)研究.pdf

1、由于成本、系統(tǒng)功耗和面市時(shí)間等原因，許多通訊、視頻和圖像系統(tǒng)已無法簡單地用現(xiàn)有DSP處理器來實(shí)現(xiàn)，現(xiàn)場可編程門陣列(FPGA)尤其適合于乘法和累加(MAC)等重復(fù)性的DSP任務(wù)。并且，由于在性能、成本、靈活性和功耗等方面的優(yōu)勢，基于FPGA的信號處理器已廣泛應(yīng)用于各種信號處理領(lǐng)域。FPGA提供了極強(qiáng)的靈活性，可讓設(shè)計(jì)者開發(fā)出滿足多種標(biāo)準(zhǔn)的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設(shè)計(jì)者緊跟新標(biāo)準(zhǔn)的變化，并能提供可行的方法來滿足不斷變化的標(biāo)

2、準(zhǔn)要求。 我們知道，加法器和乘法器是構(gòu)成所有DSP系統(tǒng)的基本結(jié)構(gòu)。本文首先從加法器、乘法器的常用結(jié)構(gòu)開始，分析和比較了它們各自的優(yōu)缺點(diǎn)。并使用Altera公司的Quartus Ⅱ4.0軟件對它們從資源利用和速度方面做了性能比較，討論如何在應(yīng)用FPGA的設(shè)計(jì)中提高加法器和乘法器的工作速度。另外，通過比較傳統(tǒng)乘累加器(MAC)和分布式算法(DA)的硬件結(jié)構(gòu)，討論如何運(yùn)用分布式算法來提高乘累加器的運(yùn)算速度。另外，本文還對基于FPGA的

3、FIR濾波器的直接型和轉(zhuǎn)置型結(jié)構(gòu)，提出了優(yōu)化設(shè)計(jì)方法，并通過實(shí)例分析，證明這些措施能顯著提高常系數(shù)FIR濾波器的性能。 最后，本文重點(diǎn)討論了分布式算法在線性FIR濾波器中的應(yīng)用，并根據(jù)它們的優(yōu)缺點(diǎn)提出了一些改進(jìn)措施。為了驗(yàn)證分布式算法在FPGA應(yīng)用中的優(yōu)勢，本文基于Quartus Ⅱ4.0軟件平臺，重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了基于并行DA結(jié)構(gòu)的FIR濾波器，并進(jìn)行了FPGA器件的綜合仿真和驗(yàn)證。結(jié)果證明，實(shí)際的硬件仿真結(jié)果與理論計(jì)算值相差不大