分數(shù)延遲FIR數(shù)字濾波器設計及其FPGA實現(xiàn).pdf

1、分數(shù)延遲FIR數(shù)字濾波器有能通過改變延遲因子而方便地改變頻率響應特性的優(yōu)點,已經(jīng)被廣泛應用于語音編碼與合成、數(shù)字通信、音頻技術等領域。但是分數(shù)延遲FIR數(shù)字濾波器對其系數(shù)變化十分敏感且其系數(shù)無對稱關系,所以實現(xiàn)相同階數(shù)的分數(shù)延遲FIR數(shù)字濾波器與普通FIR數(shù)字濾波器,實現(xiàn)分數(shù)延遲FIR數(shù)字濾波器消耗的硬件資源多得多。所以硬件實現(xiàn)高階分數(shù)延遲VDF FIR數(shù)字濾波器很難,FPGA的出現(xiàn)改變了這一現(xiàn)狀。
　　FPGA有豐富的內部邏輯資

2、源和布線資源且并行執(zhí)行程序,非常適合用于細粒度高和高并行度結構的FIR數(shù)字濾波器的實現(xiàn)。采用FPGA實現(xiàn)電子電路時,只需通過改變程序設計,就能改變設計的功能,而不必從頭重新設計,且設計的可移植性好。所以FPGA開發(fā)電路,不僅開發(fā)時間短,開發(fā)成本也低。
　　本文主要開展了以下工作:首先,運用加權最小二乘法設計分數(shù)延遲FIR數(shù)字濾波器。把分數(shù)延遲FIR數(shù)字濾波器系數(shù)表示為分數(shù)延時量的多項式,對由多項式系數(shù)構成的矩陣進行行拉直,使之成為

3、行向量以方便計算;用積分計算目標誤差函數(shù),相對于利用大量離散點值求和的方法,精度更高;求解拉直行向量時,采用矩陣三角分解,并合理調整計算順序以避免病態(tài)計算。
　　其次,提出分布式算法和CSD碼量化設計分數(shù)延遲FIR濾波器。分布式算法設計分數(shù)延遲FIR濾波器是將乘法運算轉換為查找表操作并結合流水線技術節(jié)省硬件資源,提升處理速度。CSD碼量化濾波器系數(shù)使其表示碼中0最多,運算中結合加法樹。這樣設計實現(xiàn)濾波器的硬件規(guī)模會大大減少,運算速

4、度也會提高。
　　最后,在Quartus II7.1軟件中綜合與仿真,并在Altera公司EP2S60F1020C4目標器件上實現(xiàn),CSD碼量化實現(xiàn)分數(shù)延遲FIR數(shù)字濾波器的硬件規(guī)模較分布式算法實現(xiàn)的大,fmax達到了52.5MHz,而采用分布式算法實現(xiàn)分數(shù)延遲FIR濾波器時,fmax達到了83.98MHz。
　　本文對加權最小二乘法設計分數(shù)延遲FIR數(shù)字濾波器的算法進行優(yōu)化,使設計的濾波器精度更高,復雜度更低,并分別基于分