版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、以超寬帶(ultra-wideband,UWB)技術(shù)為代表的無線技術(shù)正在顛覆人們傳統(tǒng)的生活觀念。更加便攜,更加穩(wěn)定,更加高速是經(jīng)歷這場技術(shù)變革的人們不斷追求的目標(biāo)。無線超寬帶系統(tǒng)中用于處理基帶信號的模數(shù)轉(zhuǎn)換器(arialog-to-digitalconverter,ADC),是超寬帶技術(shù)中最重要的部分之一。高速中等精度的要求使得模數(shù)轉(zhuǎn)換器的類型受到了限制,更重要的是,片上系統(tǒng)(system-on-chip,SoC)嵌入式的開發(fā)模式,使得
2、很多消耗很大功耗的模數(shù)轉(zhuǎn)換器不得不望而卻步。目前,國際上針對這樣的應(yīng)用背景的研究較少,同時滿足速度和功耗以及嵌入式設(shè)計的模數(shù)轉(zhuǎn)換器鳳毛麟角。但是高速模數(shù)轉(zhuǎn)換器在基帶中的運用卻是不可取代的。
基于這樣的背景,本文設(shè)計了一個低電源電壓下的8比特320MS/s折疊內(nèi)插結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器。該ADC在結(jié)構(gòu)上舍棄了常用的單級折疊和單級內(nèi)插結(jié)構(gòu),通過級聯(lián)的方式來增加級聯(lián)增益從而克服失調(diào)。流水線式采樣開關(guān)節(jié)省了用于實現(xiàn)信號完整建立而增加的額外功
3、耗。失調(diào)平均電阻陣列置于兩級折疊電路之間也從一定程度上節(jié)省功耗。版圖的上精心的布局減小了連線的寄生,同樣減少了功耗的浪費。前端采樣保持電路的優(yōu)化有效緩解了高速采樣下的時鐘饋通和電荷注入效應(yīng),緩沖級巧妙地將襯底電容與輸出隔開,提高了電路的線性度。
該模數(shù)轉(zhuǎn)換器利用0.13微米CMOS工藝實現(xiàn),有效面積僅為0.63mm2,非常適合嵌入式應(yīng)用。本文在1.2V和1.4V電源電壓下分別對模數(shù)轉(zhuǎn)換器的靜態(tài)和動態(tài)性能進行了測試。該轉(zhuǎn)換器在1
4、.4V電源電壓,1MHz輸入信號情況達到了43.4dB的信噪失真比(signal-to-noise and distortion ratio,SNDR)和53.3dB的無雜散動態(tài)范圍(spurious-free dynamic range,SFDR),在奈奎斯特頻率輸入情況下信噪失真比和無雜散動態(tài)范圍分別為42.1dB和49.5dB。差分非線性(differential nonlinearity,DNL)和積分非線性(integral
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 6Bit 125MSPS Folding and Interpolating ADC設(shè)計.pdf
- A 10-bit 30MSps Pipelined ADC.pdf
- 8-bit CPU硬核設(shè)計研究.pdf
- 1-MS-s 12-bit低電壓SAR ADC設(shè)計.pdf
- 10Bit 30MS-s低功耗SAR ADC設(shè)計.pdf
- 8位40MS-s低功耗ADC設(shè)計.pdf
- 低功耗12bit 50MS-s pipeline ADC中MDAC模塊的設(shè)計.pdf
- 14bit 125MS-s流水線型ADC中MDAC的設(shè)計.pdf
- 一種CMOS 12-bit 125ksps全差分SAR ADC.pdf
- 14bit 250MS-s流水線ADC中采樣保持電路的設(shè)計.pdf
- 8位10MS-s流水線ADC的設(shè)計.pdf
- 嵌入式10-bit 50MS-s流水線ADC設(shè)計技術(shù)研究.pdf
- 12bit,100MS-s采樣率流水線ADC的設(shè)計與實現(xiàn).pdf
- 8-Bit 1-GHz電流驅(qū)動型模轉(zhuǎn)換器設(shè)計.pdf
- 12-bit 20MS-s帶數(shù)字后臺校準(zhǔn)的流水線ADC的設(shè)計.pdf
- 14bit 80MS-s流水線ADC中采樣保持器和增益數(shù)模單元的設(shè)計.pdf
- 16bit∑△ADC的設(shè)計.pdf
- 10比特30MS-s低功耗SAR ADC設(shè)計.pdf
- 10位,100MS-s ADC的研究與優(yōu)化.pdf
- 低功耗14位10 MS-s流水線ADC設(shè)計.pdf
評論
0/150
提交評論