8位40MS-s低功耗ADC設(shè)計(jì).pdf

1、模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)是模擬世界與數(shù)字系統(tǒng)之間的橋梁。與流水線ADC相比，逐次逼近ADC以“開關(guān)”操作取代“放大”操作，取消了運(yùn)放從而允許更大的信號(hào)擺幅并具有更小的內(nèi)部噪聲；以數(shù)字電路為主的電路結(jié)構(gòu)則使其能夠充分地受益于更小的工藝特征尺寸。
　　 論文討論了中等速度中等精度逐次逼近ADC的設(shè)計(jì)方法，首先從功耗最優(yōu)的角度確定了ADC的整體結(jié)構(gòu)以及工作時(shí)序，提出了一種新的低開關(guān)能量DAC陣列結(jié)構(gòu)，設(shè)計(jì)了一種基于預(yù)

2、充電邏輯的異步控制器，降低了控制器部分的功耗并避免了高頻率的驅(qū)動(dòng)時(shí)鐘信號(hào)；建立了ADC的系統(tǒng)級(jí)模型，分析了多種非理想因素對(duì)ADC整體性能的影響，在此基礎(chǔ)上完成了ADC的指標(biāo)分配，并基于SMIC0.13μm單層多晶八層金屬CMOS工藝完成了電路設(shè)計(jì)：優(yōu)化了ADC采樣開關(guān)及其驅(qū)動(dòng)電路以降低采樣失真，在綜合考慮了失調(diào)、噪聲、亞穩(wěn)態(tài)等因素的基礎(chǔ)上完成了比較器設(shè)計(jì)，以及ADC控制邏輯和自適應(yīng)環(huán)路延遲調(diào)整模塊的電路級(jí)設(shè)計(jì)。
　　 本論文完成