10位低功耗逐次逼近型ADC的設計與實現(xiàn).pdf

1、隨著計算機、通信和微電子技術(shù)的高速發(fā)展，信息技術(shù)在軍事、民用領(lǐng)域已得到了廣泛應用。各種ADC和DAC已經(jīng)成為現(xiàn)代先進的電子設備或電子系統(tǒng)中不可或缺的重要組成部分。在特性各異的ADC中，逐次逼近ADC具有中等轉(zhuǎn)換精度（一般8～16位）和中等轉(zhuǎn)換速度，采用CMOS工藝制造時可以保證較低的功耗和較小的芯片面積，因此它的優(yōu)勢重點在于低功耗、小面積和低成本方面，有其獨特的市場需求。
　　 本文設計了應用于一款電力儀表芯片的ADC。這款AD

2、C工作在1.8V電源電壓下，分辨率為10bit，采樣率可達到5MHz。通過對各種不同類型ADC的對比和分析，本文采用了逐次逼近型結(jié)構(gòu)（SAR）。并對SAR ADC的各大主要模塊，包括采樣保持技術(shù)、DAC、比較器和數(shù)字邏輯控制等模塊進行了研究與設計。
　　 在DAC中，為了提高ADC整體轉(zhuǎn)換的精度，本設計采用全差分和下極板采樣技術(shù)克服電荷注入效應和時鐘饋通效應的影響。另外，還在DAC中電容的上級板上，使用了自舉式開關(guān)，大大提高了D

3、AC部分對電荷充電的速度，這也是本文的創(chuàng)新點之一。
　　 在比較器中，本文采用了最流行的設計方法，用兩級放大器級聯(lián)再加上鎖存電路。在版圖設計中，對于電容進行了特別的考慮。通過對不同電容結(jié)構(gòu)的對比和分析，采用了面積較小，匹配性較好的MOM（Metal-oxide-Meta）電容。在電容陣列的設計中，通過共軸和共質(zhì)心的版圖布局，進一步減小了電容的匹配誤差，提高了轉(zhuǎn)換精度。
　　 本次SARADC設計采用的是SMIC0.181