用于單片集成傳感器的低功耗10位SAR ADC的設(shè)計(jì).pdf

1、隨著VLSI技術(shù)和MEMS技術(shù)迅速發(fā)展，使得單片集成傳感器技術(shù)已成為傳感器研究的主要方向?；趩纹蓚鞲衅鲗ζ鋬?nèi)部模數(shù)轉(zhuǎn)換器的速度和分辨率要求不高，在滿足前二者的情況下著重考慮面積和功耗都盡量小。鑒于逐次逼近型ADC是中高分辨率、低功耗ADC設(shè)計(jì)中的最佳結(jié)構(gòu)，本文在傳統(tǒng)的SAR ADC基礎(chǔ)上對各個(gè)子模塊進(jìn)行調(diào)整改進(jìn)，使之達(dá)到低功耗要求。
　　本文基于CSMC0.5μ m DPTM CMOS工藝，實(shí)現(xiàn)一種10位具有2MS/s速度的

2、SAR ADC，包含的子模塊有:采樣保持電路，DAC模塊，比較器和數(shù)字控制邏輯。其中采樣保持電路采用自舉開關(guān)來實(shí)現(xiàn)，可提高開關(guān)的線性度，減小失真，實(shí)現(xiàn)精確采樣;DAC電路的電容陣列開關(guān)順序也得到了改進(jìn)，降低DAC上的功耗;比較器采用恒流源動態(tài)比較器，通過時(shí)鐘的控制，降低了比較器的靜態(tài)功耗。仿真和驗(yàn)證是在Cadence軟件平臺上進(jìn)行的，使用Specter和MATLAB等EDA軟件對各個(gè)子電路及整體電路進(jìn)行功能仿真和驗(yàn)證，參數(shù)調(diào)整使之達(dá)到設(shè)