基于FPGA的EDA實驗平臺設(shè)計及應(yīng)用.pdf

1、隨著近年來可編程邏輯器件的大量普及及應(yīng)用，電子設(shè)計的主流方向早已被ASIC及 FPGA等占據(jù)。由于近幾年半導體制造技術(shù)的飛速發(fā)展，使得原本造價高昂的FPGA（Field Programmable Gate Array）芯片成為常規(guī)ASIC設(shè)計的主流首選。本課題的主要內(nèi)容基于高校EDA、ASIC課程的教學需要，討論并設(shè)計了一套既適合課程教學，又能供普通初學者實踐設(shè)計用的EDA實驗開發(fā)平臺。本文主要是介紹實驗平臺的硬件開發(fā)和設(shè)計，以及后續(xù)的

2、調(diào)試和測試。
　　首先，本文就近幾年來數(shù)字邏輯設(shè)計的主流方向做一個簡單的闡述，并同時介紹了幾個當前主流電子設(shè)計所使用的方法，包括ASIC設(shè)計、基于CPLD以及FPGA芯片的EDA設(shè)計等。由此引入高校EDA課程教學的目的和意義。
　　其次，在充分討論了現(xiàn)階段高校電子設(shè)計的需求之后，本文將詳細地給出一個基于FPGA芯片的EDA實驗教學平臺的設(shè)計方案。在方案里包括FPGA芯片選型、按鍵與顯示、AD/DA轉(zhuǎn)換、存儲器、外部接口、系統(tǒng)

3、成本分析、系統(tǒng)功耗估計等幾個方面。
　　然后，在上述方案討論的基礎(chǔ)上，給出了實際硬件設(shè)計的過程和分析。包括系統(tǒng)供電設(shè)計、各功能模塊設(shè)計、芯片封裝選擇以及數(shù)模混合系統(tǒng)的PCB板級設(shè)計討論等。
　　最后，在成形的硬件設(shè)計基礎(chǔ)上，本文還討論了硬件調(diào)試裝配過程中已有的或者潛在的問題。并結(jié)合相關(guān)軟件給出了實驗平臺上電調(diào)試的方法、過程以及測試結(jié)果。
　　本文呈現(xiàn)了一個完整的實驗平臺的研發(fā)調(diào)試流程。本實驗平臺附帶的高速通信接口不僅可