高壓柵極驅動芯片可靠性研究.pdf

1、高壓柵極驅動芯片屬于高低壓兼容功率集成電路，可替代傳統(tǒng)分立元件搭建的驅動方案，用來控制驅動高壓功率器件。從而有效地減少系統(tǒng)中的元件個數(shù)，降低系統(tǒng)功耗與面積。目前，高壓柵極驅動芯片已成為節(jié)能電機控制系統(tǒng)中的核心元件，應用于變頻家電、電動交通工具、中小功率工業(yè)設備等領域。以上領域對芯片的可靠性都提出了很高的要求。
　　高低壓隔離技術是高壓柵極驅動芯片設計的關鍵，雖然，目前分離式降低表面電場技術（Divided-RESURF）克服了高壓

2、互連及高側漏電等問題，但是，由于隔離結構內嵌橫向雙擴散金屬氧化物半導體器件(LDMOS)，使得整體結構仍存在局部擊穿與高溫反偏應力(HTRB)考核下電學性能退化等風險。此外，在感性負載系統(tǒng)中，芯片容易在瞬態(tài)vS負過沖噪聲與快速電壓變化dvS/dt噪聲的影響下，發(fā)生誤開啟、閂鎖等問題。以上可靠性問題嚴重制約著高壓柵極驅動芯片的應用。本文基于1μm600V體硅高低壓兼容工藝，先后對芯片的隔離可靠性及抗噪能力提升技術進行了系統(tǒng)地分析與研究。主

3、要研究工作包括:
　　1、提出了一種內嵌LDMOS器件的雙條狀N阱輔助耗盡Divided-RESURF隔離結構，有效地抑制了P型隔離阱對LDMOS器件漂移區(qū)電荷平衡的影響，降低了隔離結構高壓側拐角處的電場強度，避免了局部擊穿，提高了擊穿電壓。在相同漂移區(qū)長度下，新型隔離結構的耐壓提升了15.8％，高側泄漏電流低于1μA。
　　2、深入研究了嵌入在隔離結構中的LDMOS器件在高溫反偏應力下?lián)舸╇妷号c導通電阻退化的內在機理，提出

4、了一種降低表面柵極場板末端電場的新型結構，有效地抑制了表面可動離子對器件電學性能的影響，成功通過了1000小時的HTRB考核。
　　3、分析了瞬態(tài)vS負過沖噪聲產生的原因，并深入研究了其導致高壓柵極驅動芯片失效的機理，提出了一種提升芯片抗瞬態(tài)vS負過沖能力的新型電路結構，通過采樣瞬態(tài)vS負過沖信號并控制芯片的灌電流能力來降低噪聲的持續(xù)時間，從而有效地提升芯片的抗噪能力。實驗結果表明，采用該新型電路結構的高壓柵極驅動芯片，其抗瞬態(tài)v

5、S負過沖能力可達-98V。
　　4、深入分析了vS/dt噪聲產生的原因及其對高壓柵極驅動芯片的影響，研究了傳統(tǒng)抗噪能力提升電路的弊端，提出一種雙脈沖觸發(fā)電容負載型電平移位電路結構，規(guī)避了傳統(tǒng)電路中位移電流流過電阻負載而導致的誤觸發(fā)風險。實驗結果表面，采用新型電平移位電路的高壓柵極驅動芯片，抗dvS/dt噪聲能力高于85V/ns。
　　5、對高壓柵極驅動芯片的輸入級電路、脈沖產生電路、欠壓保護電路、抗靜電保護電路等關鍵電路進行