400V薄層SOI高壓器件研究.pdf

1、SOI(Silicom On Insulator)高壓集成電路(High Voltage Intergrated Circuit，HVIC)因其隔離性能好、速度快、低功耗、抗輻照和便于高低壓工藝集成等優(yōu)點，已成為功率集成電路的重要發(fā)展方向。作為SOI HVIC的核心器件，SOI橫向高壓器件較低的縱向擊穿電壓限制了其在高壓功率集成電路中的應用。為此，國內外眾多學者提出了一系列新結構以提高其縱向耐壓。
　　本文提出一種線性變摻雜薄層S

2、OI高壓器件結構，其中SiO2埋層厚度為3μm，頂硅層厚度為1.5μm，溝道長度為3μm。漂移區(qū)通過LOCOS技術氧化減薄到0.3μm，這樣當器件耐壓時，縱向的電離積分路徑很短，載流子在如此短的路徑上難以被加速到碰撞電離所需的能量，因此提高了臨界擊穿電場和縱向耐壓。此外，漂移區(qū)采取線性變摻雜，摻雜濃度自阱區(qū)到漏極方向逐漸增大，很好地優(yōu)化了橫向電場分布。柵電極延伸至LOCOS氧化層的上表面，一方面可以調節(jié)電場分布，另一方面開態(tài)時，柵電極吸

3、引電子，在漂移區(qū)表面形成積累層，改善導通特性。此外，器件的源極金屬也可以根據(jù)需要構成源場板，與襯底從兩個方向上共同耗盡漂移區(qū)，實現(xiàn)雙倍于普通結構的漂移區(qū)摻雜，這大大降低了器件的導通電阻；與柵極金屬一起構成二階場板也為提高耐壓提供了靈活性。
　　利用Medici軟件對該器件的漂移區(qū)長度和濃度梯度、漂移區(qū)厚度、源極場板和柵極場板的位置以及P阱濃度進行了仿真和優(yōu)化。漂移區(qū)長度50μm，濃度梯度3.6×1015cm-3/μm，引入源極場板