薄層SOI高壓LDMOS背柵調(diào)制模型與特性研究.pdf

1、SOI(Silicon On Insulator，絕緣體上硅)高壓 LDMOS(Lateral Double-diffused Metal Oxide Semicondutor，橫向雙擴散金屬氧化物半導(dǎo)體)器件因其低功耗、高頻率、高集成度等特點，廣泛用于汽車電子、醫(yī)療電子、智能家電和航空航天等智能功率集成電路。相比厚層SOI結(jié)構(gòu)，薄層SOI LDMOS具有良好的工藝兼容性和較少的寄生效應(yīng)，在功率集成電路，特別是功率開關(guān)和驅(qū)動集成電路中有

2、著良好的應(yīng)用前景。但是由于背柵效應(yīng)，薄層SOI LDMOS器件性能和可靠性受到嚴(yán)重影響，尤其是p溝道LDMOS。目前背柵效應(yīng)研究主要集中于對器件擊穿電壓的影響，對比導(dǎo)通電阻、甚至可靠性的影響鮮有報道。負偏置溫度不穩(wěn)定性(Negative Bias Temperature Instability，簡稱NBTI)是p溝道MOS器件最重要的可靠性問題之一，SOI高壓器件埋氧層長期受到背柵偏置影響，其背柵NBTI效應(yīng)會對器件特性產(chǎn)生影響。然而目

3、前NBTI研究主要針對柵氧化層，對于SOI器件埋氧層研究未見報道。
　　本論文圍繞背柵效應(yīng)，基于場荷調(diào)制理論，研究了薄層SOI高壓場p溝道LDMOS比導(dǎo)通電阻、擊穿電壓特性和陷阱電荷誘致退化效應(yīng)。提出背柵場調(diào)制耐壓模型，揭示了背柵對擊穿電壓和比導(dǎo)通電阻影響機理。體內(nèi)電場受到背柵電壓調(diào)制，引起體內(nèi)電荷分布變化，形成雙導(dǎo)電模式，極大改善了擊穿電壓與比導(dǎo)通電阻關(guān)系。提出陷阱電荷電導(dǎo)調(diào)制模型，揭示了器件背柵NBTI和熱載流子退化機理。背柵

4、NBTI和熱載流子效應(yīng)產(chǎn)生的場致陷阱電荷引起體內(nèi)電荷分布變化，從而導(dǎo)致器件特性發(fā)生退化。
　　主要創(chuàng)新點如下：
　　1.提出背柵場調(diào)制耐壓模型
　　基于場荷調(diào)制理論，提出背柵場調(diào)制耐壓模型，揭示了薄層SOI高壓場p溝道LDMOS背柵電壓對擊穿電壓和比導(dǎo)通電阻影響機理，給出了背柵電壓與表面擊穿電壓、比導(dǎo)通電阻之間關(guān)系。體內(nèi)電場受到背柵電壓調(diào)制，導(dǎo)致表面擊穿電壓與背柵電壓呈線性關(guān)系：BVs=0.98×VBG–198.4。同

5、時調(diào)制體內(nèi)場引起體內(nèi)電荷分布變化，形成雙導(dǎo)電模式，使得器件比導(dǎo)通電阻Ron,sp取決于漂移導(dǎo)電層和積累導(dǎo)電層并聯(lián)的結(jié)果：Ron,sp=1/(1.45×10-13 ts ND–7.07×10-4VBG)，極大地改善了擊穿電壓與比導(dǎo)通電阻的關(guān)系。
　　2.提出背柵穿通判據(jù)和器件耐壓設(shè)計準(zhǔn)則
　　提出背柵穿通判據(jù)，揭示器件背柵穿通機理，可適用于所有SOI p溝道LDMOS器件。提出SOI高壓場p溝道LDMOS器件耐壓設(shè)計準(zhǔn)則，即電

6、源電壓VHV<|BVs(VBG=VHV)|，|BVb|和|BVp|，同時考慮了漏極電壓與背柵電壓。實驗結(jié)果顯示，器件擊穿電壓達到-366V，比導(dǎo)通電阻僅為6.6Ωmm2。基于研究結(jié)果，首創(chuàng)目前國際集成場pLDMOS的最薄導(dǎo)電硅層系列SOI高低壓兼容工藝，并在國防裝備得到應(yīng)用，取得良好的社會和經(jīng)濟效益。
　　3.提出薄層SOI高壓場p溝道LDMOS陷阱電荷電導(dǎo)調(diào)制模型
　　提出陷阱電荷電導(dǎo)調(diào)制模型，揭示了薄層SOI高壓場p溝道

7、LDMOS背柵NBTI和熱載流子引起線性電流退化的機理。背柵NBTI和熱載流子效應(yīng)的場致陷阱電荷引起漂移區(qū)和溝道電荷發(fā)生變化，從而導(dǎo)致線性電流退化。背柵NBTI在埋氧層產(chǎn)生總正的場致陷阱電荷，降低體內(nèi)積累層電荷密度、擊穿點處電場峰值和能帶，導(dǎo)致線性電流降低、擊穿電壓和靜態(tài)電流增加。兩種相反的熱載流子效應(yīng)機理共同決定了線性電流退化：溝道區(qū)里的熱空穴注入產(chǎn)生正的陷阱電荷，導(dǎo)致閾值增加，線性電流降低；漂移區(qū)柵極場板末端的熱電子注入產(chǎn)生負的陷阱