基于體電場調(diào)制技術(shù)的高壓LDMOS器件研究.pdf

1、高壓功率器件中的橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)晶體管(Lateral Double-Diffused Metal Oxide Semiconductor Field Effect Transistor，簡稱LDMOS）其電流在器件表面橫向流動的特點(diǎn)，使得與CMOS工藝兼容性好。同時相比于傳統(tǒng)功率器件來說，LDMOS器件因其擊穿電壓高、導(dǎo)通電阻低的良好特性而廣泛應(yīng)用。但常規(guī) LDMOS器件中耐壓與導(dǎo)通電阻之間矛盾突出，現(xiàn)如今相關(guān)科研人員

2、提出了多種解決方法包括表面變摻雜技術(shù)、輕摻雜技術(shù)、場板等。
　　為緩和LDMOS器件耐壓和導(dǎo)通電阻之間的矛盾關(guān)系，同時重點(diǎn)關(guān)注LDMOS器件結(jié)構(gòu)中承擔(dān)器件耐壓部分的漂移區(qū)和襯底層，本文基于降低表面電場（Reduced Surface Field，簡稱RESURF）和降低體電場（Reduced Bulk Field，簡稱REBULF）技術(shù)提出了在漂移區(qū)中引入P型埋層結(jié)構(gòu)、在漂移區(qū)中埋入P+埋島結(jié)構(gòu)和在襯底中埋入N+浮島結(jié)構(gòu)這三種結(jié)構(gòu)

3、。
　　漂移區(qū)中引入多P型埋層結(jié)構(gòu)：該結(jié)構(gòu)在漂移區(qū)中埋入P型埋層，該P(yáng)型埋層不是一個整體埋入，而是在P型埋層之間留有間隔，且該P(yáng)型埋層結(jié)構(gòu)的長度按照等差數(shù)列依次遞減。該結(jié)構(gòu)有兩個柵極使得器件開態(tài)下漏源電流有兩條通路，此外，引入得P型埋層輔助耗盡外延層中的漂移區(qū)，這可以提高漂移區(qū)摻雜濃度。同時埋入的P型埋層在漂移區(qū)中形成PN結(jié)，調(diào)節(jié)電場在漂移區(qū)中分布。因而該結(jié)構(gòu)獲得高耐壓和低導(dǎo)通電阻。利用仿真軟件 MEDICI得到器件最優(yōu)參數(shù)結(jié)構(gòu)。

4、在漂移區(qū)長度一致為16μm條件下，漂移區(qū)中引入多P型埋層器件結(jié)構(gòu)比常規(guī)結(jié)構(gòu)的耐壓增加了36.4％，而導(dǎo)通電阻減小了52.5%。
　　漂移區(qū)中埋入 P+埋島結(jié)構(gòu)：該結(jié)構(gòu)是在器件漂移區(qū)中埋入高摻雜濃度的 P+埋島。這些埋島之間留有間隔，且埋島在漂移區(qū)中位置較深。埋入的P+埋島在漂移區(qū)中形成PN結(jié)，這些形成的 PN結(jié)調(diào)節(jié)漂移區(qū)中電場分布。同時漂移區(qū)中 P+埋島起到了輔助耗盡漂移區(qū)的作用，起到提高漂移區(qū)中雜質(zhì)的摻雜濃度的作用，從而起到降低

5、器件開態(tài)時導(dǎo)通電阻。因此該結(jié)構(gòu)可以獲得低導(dǎo)通電阻和高耐壓。利用仿真軟件MEDICI得到器件最優(yōu)參數(shù)結(jié)構(gòu)。在漂移區(qū)長度一致為30μm條件下，漂移區(qū)中埋入 P+埋島結(jié)構(gòu)比常規(guī)結(jié)構(gòu)的耐壓增加了24.7%，而導(dǎo)通電阻減小了53.7%。
　　襯底中埋入N+浮島結(jié)構(gòu)：該結(jié)構(gòu)是在體硅器件的襯底中埋入一系列高摻雜濃度的N+浮島結(jié)構(gòu)。這些埋入的N+浮島在襯底層中形成一系列的PN結(jié)，這些PN結(jié)可以承擔(dān)來自器件漏端高電壓。在器件處于關(guān)態(tài)下，N+浮島將漏