基于橫向可變降低表面電場技術的新型SOI高壓器件研究.pdf

1、橫向雙擴散金屬氧化物半導體場效應晶體管（Lateral Double-Diffused Metal Oxide Semiconductor Field Effect Transistor，簡稱LDMOS）作為一種橫向功率器件，由于其具有耐壓高、增益大、失真低等優(yōu)點被廣泛應用于功率集成電路。功率集成電路高電壓、大電流的特點常常要求LDMOS器件具有高擊穿電壓（Breakdown Voltage，簡稱BV）、低比導通電阻（specific

2、on-resistance，簡稱Ron,sp）。但是BV和Ron,sp是一組矛盾值，BV的提高往往伴隨著Ron,sp的增大。自LDMOS提出到現(xiàn)在，相關專業(yè)人士已提出多種理論及技術來解決此問題，比如結終端技術、超結技術、介質層電場增強理論和降低表面電場技術等。
　　本文主要基于橫向可變降低表面電場（REduced SURface Field，簡稱RESURF）技術，研究了兩種絕緣體上硅（Silicon On Insulator，簡

3、稱SOI）LDMOS器件結構：
　　部分復合埋氧層SOI LDMOS器件結構，即將常規(guī)的SOI LDMOS器件靠近源端的埋氧層結構替換成“頂部氧化物—中間多晶硅—底部氧化物”的結構，漏端的埋氧層結構同常規(guī)結構一樣。由于源端到漏端靠近頂層硅的埋氧層厚度不同，器件擊穿時頂層硅和埋氧層界面電荷濃度在橫向上將滿足不同的RESURF條件，靠近源端一側的界面凈電荷濃度高于漏端一側的界面凈電荷濃度。此濃度差使得在頂層硅和埋氧層界面出現(xiàn)了一個新的

4、電場峰值，從而調制了整個漂移區(qū)的橫向電場，提高了橫向擊穿電壓。由于源端頂部的埋氧層較常規(guī)的更薄，所以依據(jù)RESURF條件整個頂層硅的摻雜濃度也有所提高，從而開態(tài)時的比導通電阻得到降低、關態(tài)時的縱向擊穿電壓得到提高。多晶硅的熱導率比SiO2的熱導率高，自熱效應有所降低。運用器件仿真軟件MEDICI仿真了器件參數(shù)對器件特性的影響。在頂層硅厚度4μm、漂移區(qū)長度40μm、埋氧層厚度4μm的條件下，與常規(guī)結構相比，最優(yōu)化時的部分復合埋氧層SOI

5、 LDMOS器件的擊穿電壓提高了33.4％，比導通電阻降低了37.4%，功耗為1mW/μm時的最大溫度降低了13.3K。
　　界面變摻雜SOI LDMOS器件結構，即在常規(guī)的SOI LDMOS器件的埋氧層和頂層硅的界面插入一層摻雜濃度從源端到漏端線性增大的同種雜質層。整個漂移區(qū)的摻雜在縱向上分為均勻摻雜層和界面變摻雜層。當器件處于關斷狀態(tài)時，整個漂移區(qū)電離后的施主電荷分布不再同常規(guī)結構一樣均勻分布，而是縱向上均勻摻雜和界面變摻雜的

6、結合。界面變摻雜層的存在使得器件在橫向上滿足變RESURF條件。界面處由源端到漏端線性增大的電離電荷濃度優(yōu)化了漂移區(qū)的橫向電場，并提高了埋氧層的縱向電場，從而擊穿電壓得到增強。運用器件仿真軟件MEDICI進行了器件參數(shù)的優(yōu)化。在頂層硅厚度2μm、漂移區(qū)長度10μm、埋氧層厚度1μm的條件下，與漂移區(qū)完全均勻摻雜結構和完全變摻雜結構相比，界面變摻雜SOI LDMOS器件的擊穿電壓分別提高了34.3%和23.3%，同時衡量擊穿電壓和比導通電