高壓低功耗LDMOS研究.pdf

1、橫向功率器件的比導(dǎo)通電阻(Ron,sp)和擊穿電壓(BV)之間存在超線性關(guān)系Ron,sp∝BV2.5，因此Ron,sp和BV的折衷關(guān)系是功率器件的主要問題。本文以此為研究方向，研究了以下3種新器件結(jié)構(gòu)。
　　（1）提出了超低比導(dǎo)通電阻SOI雙槽雙柵MOSFET。此MOSFET的特點(diǎn)是擁有兩個(gè)氧化物槽以及兩個(gè)多晶硅柵。首先，源漏之間的氧化物槽不僅折疊漂移區(qū)，而且調(diào)制電場，從而增大器件耐壓；其次，雙柵形成雙導(dǎo)電溝道，從而減小比導(dǎo)通電阻

2、。當(dāng)器件的半個(gè)元胞尺寸為3μm時(shí)，擊穿電壓BV為93V，比導(dǎo)通電阻Ron,sp為51.8mΩ·mm2。與SOI槽柵MOSFET和SOI雙槽MOSFET相比，在相同的BV下，SOI雙槽雙柵MOSFET的Ron,sp分別降低了63.3％和33.8%。
　?。?）提出了具有埋N島結(jié)構(gòu)的高壓SOI LDMOS器件。高壓阻斷狀態(tài)下，耗盡N島中的電離施主使電場單調(diào)上升，增大埋氧層電場。另外，N島間隙內(nèi)形成空穴積累層，保證埋氧層的高電場。因此，

3、器件耐壓提高。n型漂移區(qū)、p型SOI層、不連續(xù)N島之間有很好的自隔離效果，省去了在功率集成電路中做深槽介質(zhì)隔離。當(dāng)SOI層厚度為20μm、埋氧層厚度為4μm時(shí)，埋N島LDMOS耐壓為673V，且在高壓集成電路中實(shí)現(xiàn)自隔離，較常規(guī)LDMOS的耐壓提高了38.2%。
　?。?）提出了具有P埋層的變k PSOI器件（簡稱：變k BPSOI）。變k介質(zhì)使埋層電場增強(qiáng)，硅窗口使襯底承受電壓，從而增強(qiáng)縱向的平均電場；p埋層、硅窗口、變k介質(zhì)界

4、面處引起電場尖峰，調(diào)制器件橫向電場。因此，器件耐壓提高。p埋層的輔助耗盡作用使漂移區(qū)濃度提高，從而使比導(dǎo)通電阻降低。硅窗口降低自熱效應(yīng)（Self-Heating Effect，SHE）。與常規(guī)PSOI相比，變k BPSOI的耐壓提高43.6%、比導(dǎo)通電阻降低26.5%。
　　借助二維仿真軟件MEDICI和TSUPREM4，對(duì)以上器件的耐壓機(jī)理及各項(xiàng)重要結(jié)構(gòu)參數(shù)進(jìn)行了分析，并設(shè)計(jì)了可行的工藝實(shí)施方案。與國內(nèi)某研究所合作，成功的對(duì)部分