

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、基準參考源(Reference)是集成電路中一個重要的單元模塊,廣泛應用于各種模擬集成電路、數?;旌闲盘柤呻娐泛推舷到y(tǒng)(SoC)芯片中。隨著集成電路產業(yè)的發(fā)展和半導體制造工藝技術的進步,深亞微米標準CMOS工藝將將成為片上系統(tǒng)(SoC)集成電路設計的主流,因此本論文基于SMIC 0.18 μm標準CMOS工藝技術,采用工作在亞閾值區(qū)MOSFET設計純CMOS高精度基準參考源具有一定先進性和代表性。 本論文的研究工作主要是包括
2、三個方面的內容,即亞閾值MOSFET基準電路模型的研究、亞閾值MOSFET基準電路的設計和亞閾值MOSFET基準電路的誤差修正。 對于亞閾值MOSFET基準電路模型的研究。首先基于CMOS器件結構和影響MOSFET閾值電壓的因素,分析總結出MOSFET閾值電壓的表達式。直接從亞閾值MOSFET漏源電流(即亞閾值電流)的方程中,得到亞閾值MOSFET柵源電壓表達式,并分析其溫度特性。然后基于SMIC 0.18 μm 標準CMOS工
3、藝模型,對MOSFET閾值電壓和亞閾值MOSFET柵源電壓溫度特性進行仿真驗證,得出設計亞閾值MOSFET基準電路所必需的理論依據。接著基于傳統(tǒng)的帶隙基準參考源的設計原理,利用工作在亞閾值區(qū)的MOSFET的I-V特性,提出了兩種亞閾值MOSFET基準電路模型:電壓模電路模型和電流模電路模型。 對于亞閾值MOSFET基準電路的設計。首先,根據提出的兩種亞閾值MOSFET基準電路模型,設計了兩款簡單適用的低電壓低功耗MOSFET基準
4、參考源電路。接著,針對高端消費類電子芯片和通信類電子芯片的性能要求,圍繞基準參考源的溫度系數和電源抑制比等性能指標,設計了四種低電壓低功耗高性能的亞閾值MOSFET基準電路。對設計的每一款低電壓低功耗亞閾值MOSFET基準電路均進行了詳細的電路原理分析,給出了相關的電路公式和重要的設計參考結論。 第一種亞閾值MOSFET電流?;鶞孰娐肥腔诤唵蔚碾娐放渲茫浞掷昧朔答伡夹g來設計的。其最大的優(yōu)點是在一定溫度范圍內具有很低的溫漂系
5、數,可以在低于1V電源電壓下工作,且功耗也很低,但是其輸出基準電壓不能任意調節(jié),低頻電源抑制比也不是很高。 第二種亞閾值MOSFET電流?;鶞孰娐肥抢貌煌愋偷募呻娮铚囟认禂档牟町悂碓O計具有高階溫度曲率補償的基準參考源。其最大的優(yōu)點是在比較寬的溫度范圍內具有較低的溫漂系數,但電路中用到了低阻集成電阻,使得芯片的面積較大,而且所需電源電壓高于1V。 第三種亞閾值MOSFET電流模基準電路是利用nMOSFET和pMOSF
6、ET的閾值電壓的差異來設計具有高階溫度曲率補償的基準參考源。由于誤差放大器采用了低電壓的設計策略,因此這種基準電路可以工作在1 V電源電壓下。 第四種是一種高電源抑制比的亞閾值MOSFET電流模基準電路。它主要是采用電壓調制技術和提高運算放大器電源抑制比的方法,來提高基準參考源的電源抑制比,其低頻電源增益可以達到-127 dB。 對于亞閾值MOSFET基準電路的誤差修正。結合熔絲微調技術和激光微調技術,提出了兩種適合深亞
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 低壓低功耗CMOS帶隙基準電壓源設計.pdf
- 低壓低功耗cmos帶隙基準電壓源的設計與仿真
- 低壓低功耗CMOS基準源補償策略及電路設計.pdf
- 低壓低功耗高精度基準源研究.pdf
- 納米工藝下低壓低功耗帶隙基準源的研究.pdf
- 低電壓低功耗高精度的CMOS帶隙基準電壓源.pdf
- 低壓低溫漂CMOS基準電壓源的設計.pdf
- 低壓低功耗CMOS運算放大器設計.pdf
- 低壓低功耗CMOS運算放大器的設計.pdf
- 納米工藝下低壓低功耗高精度電壓基準源的研究與設計.pdf
- 基于動態(tài)閾值低功耗CMOS基準電壓源設計.pdf
- 超低功耗CMOS基準電壓源的研究與設計.pdf
- 低壓低功耗CMOS模擬乘法器研究與設計.pdf
- 低壓低功耗CMOS收發(fā)機射頻前端電路的設計與研究.pdf
- 高速低壓低功耗CMOS-BiCMOS運算放大器設計.pdf
- CMOS低壓低功耗運算跨導放大器的研究與設計.pdf
- 低壓低功耗CMOS rail-to-rail運算放大器設計研究.pdf
- 低壓低功耗CMOS電流反饋運算放大器設計與研究.pdf
- 低壓低功耗Rail-to-Rail CMOS運算放大器.pdf
- 一種應用在65納米CMOS系統(tǒng)級芯片中的低壓低功耗、高精度帶隙基準源.pdf
評論
0/150
提交評論