雷達(dá)信號(hào)處理常用模塊的IP核設(shè)計(jì).pdf

1、IP核的可重用性、可靠性與穩(wěn)定性使其在集成電路設(shè)計(jì)領(lǐng)域的應(yīng)用越來(lái)越廣泛，將IP核技術(shù)應(yīng)用到雷達(dá)信號(hào)處理領(lǐng)域有著更深遠(yuǎn)的意義。
　　 本文首先調(diào)查研究了關(guān)于IP核設(shè)計(jì)的一些標(biāo)準(zhǔn)與規(guī)范，其中VSIA最具有代表性。其次，針對(duì)IP核基于標(biāo)準(zhǔn)評(píng)測(cè)及基于EDA工具評(píng)測(cè)等關(guān)鍵性內(nèi)容進(jìn)行了探討與比較。在重點(diǎn)的學(xué)習(xí)和理解Xilinx FPGA綜合、翻譯、映射、布局布線等設(shè)計(jì)流程的基礎(chǔ)上，給出了基于VHDL語(yǔ)言的IP軟核設(shè)計(jì)標(biāo)準(zhǔn)的簡(jiǎn)單嘗試，包括IP

2、核開(kāi)發(fā)文檔的管理、IP核驗(yàn)證、IP核封裝及集成等方面。
　　 基于以上準(zhǔn)則與規(guī)范，對(duì)數(shù)字下變頻、脈沖壓縮、動(dòng)目標(biāo)顯示及自相關(guān)矩陣等雷達(dá)信號(hào)處理常用模塊進(jìn)行了IP核設(shè)計(jì)，包括原理簡(jiǎn)介、設(shè)計(jì)過(guò)程、理論驗(yàn)證、實(shí)現(xiàn)分析等四部分。實(shí)現(xiàn)過(guò)程主要采用Xilinx Virtex-6系列芯片的強(qiáng)大硬核運(yùn)算處理單元DSP48E，充分利用其級(jí)聯(lián)特性組成高速、穩(wěn)定的數(shù)據(jù)處理鏈。
　　 最后研究了Xilinx綜合技術(shù)XST，包括XST的HDL語(yǔ)言