BCH編解碼器在NAND Flash主控中的研究與優(yōu)化實(shí)現(xiàn).pdf

1、隨著信息技術(shù)的發(fā)展和消費(fèi)電子的普及,具有硬件加密功能的U盤被各種機(jī)構(gòu)和個(gè)人所需要。U盤的主要存儲(chǔ)介質(zhì)是NAND Flash,而受NAND Flash容易發(fā)生隨機(jī)錯(cuò)誤的影響,需要對(duì)存儲(chǔ)的數(shù)據(jù)進(jìn)行編解碼運(yùn)算。BCH碼因?yàn)橛辛己玫募m正隨機(jī)錯(cuò)誤的性能,嚴(yán)格的代數(shù)結(jié)構(gòu),構(gòu)造相對(duì)容易等特點(diǎn)而被廣泛應(yīng)用于大容量的NAND Flash糾錯(cuò)中。所以設(shè)計(jì)一款應(yīng)用與安全芯片的具有高糾錯(cuò)能力,高靈活度的BCH編解碼器IP十分必要。
　　本文從研究BCH碼

2、的編解碼算法入手,結(jié)合NAND Flash的存儲(chǔ)特性,針對(duì)一款安全芯片的設(shè)計(jì)需求,提出了設(shè)計(jì)的總體方案與目標(biāo)。在深入理解算法后,先用軟件實(shí)現(xiàn)了設(shè)計(jì)方案,驗(yàn)證其正確性,為IP設(shè)計(jì)奠定基礎(chǔ)。然后,基于具有高糾錯(cuò)能力和并行可配置的設(shè)計(jì)方案,對(duì)BCH IP進(jìn)行VLSI設(shè)計(jì)。采用模塊化的設(shè)計(jì)思路,研究并運(yùn)用了無求逆的Berlekamp-Massey算法,并行迭代計(jì)算伴隨式等方式實(shí)現(xiàn)了算法上的優(yōu)化,同時(shí)也針對(duì)編解碼器中的有限域乘法器,提出了改進(jìn)的貪

3、婪算法和平衡樹結(jié)構(gòu)來達(dá)到面積優(yōu)化和延時(shí)優(yōu)化的效果。
　　本文基于標(biāo)準(zhǔn)的IP設(shè)計(jì)流程,完成了一款應(yīng)用于安全芯片的BCH IP。它的最強(qiáng)糾錯(cuò)能力達(dá)到每1024Bytes數(shù)據(jù)能糾正24bits的錯(cuò)誤,具有8位并行同時(shí)可配置的編解碼能力,可配置的數(shù)據(jù)長度為512Bytes和1024Bytes,可配置的糾錯(cuò)能力為8bits、16bits和24bits。同時(shí)采用分段編解碼的方式適用于頁容量為512、1k、2k、4k和8kBytes數(shù)據(jù)的NAN

4、D Flash。本文的主要工作與創(chuàng)新性主要體現(xiàn)在四個(gè)方面:
　　1)提出并采用并行同時(shí)可配置的軟件和硬件BCH編解碼器設(shè)計(jì)方案。
　　2)實(shí)現(xiàn)BCH IP的最強(qiáng)糾錯(cuò)能力可達(dá)每1024Bytes數(shù)據(jù)糾正24bits錯(cuò)誤。
　　3)從算法、面積、時(shí)延三方面著手對(duì)設(shè)計(jì)進(jìn)行優(yōu)化,提出了改進(jìn)的貪婪算法應(yīng)用于有限域乘法器優(yōu)化。
　　4)針對(duì)安全芯片采用標(biāo)準(zhǔn)IP設(shè)計(jì)流程完成可商用的BCH IP。
　　本IP在設(shè)計(jì)完成后,