版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、越來越多的實際通信系統(tǒng)都使用多參數(shù)的QC-LDPC碼作為信道編碼方案,以支持在碼長和碼率上的靈活性。但是傳統(tǒng)的譯碼器結(jié)構(gòu)只能支持一種參數(shù)的QC-LDPC碼。針對此問題,論文研究了一種基于QC-LDPC碼基矩陣的譯碼器結(jié)構(gòu),采用歸一化最小和譯碼算法,通過Verilog HDL語言,設(shè)計了能夠滿足通信系統(tǒng)中各種不同的服務(wù)需求和信道干擾情況的參數(shù)可配置的LDPC碼譯碼器。
以現(xiàn)有某通信系統(tǒng)為研究背景,首先對多種參數(shù)的QC-LDP
2、C碼在AWGN信道下,采用MSK調(diào)制方式時的誤碼率性能進行了仿真。通過對比分析幾種譯碼算法的性能和硬件實現(xiàn)復(fù)雜度,最終確定了適合硬件實現(xiàn)的譯碼算法及譯碼迭代次數(shù)。
根據(jù)課題研究背景論文采用部分并行譯碼方案實現(xiàn)參數(shù)可配置的譯碼器。同時,為了配合數(shù)據(jù)處理單元,信息存儲結(jié)構(gòu)的安排和QC-LDPC碼基矩陣是一致的,這種結(jié)構(gòu)稱為基于基矩陣的結(jié)構(gòu)。根據(jù)這種結(jié)構(gòu)及譯碼算法流程,使用Verilog語言設(shè)計了主要功能模塊的硬件結(jié)構(gòu),并且通過
3、時序仿真驗證了各個模塊的設(shè)計。最終將MSK調(diào)制解調(diào)器、LDPC編譯碼器聯(lián)合,搭建了基于ModelSim軟件的測試平臺,并對系統(tǒng)性能進行了測試,通過對測試結(jié)果和理論仿真的對比,驗證了論文設(shè)計的譯碼器結(jié)構(gòu)的有效性。另外,為了測試參數(shù)可配置的譯碼器在實際硬件系統(tǒng)中的可靠性,我們按照同樣的方法實現(xiàn)了一種占用硬件資源比較小,能夠同時支持三種參數(shù)的QC-LDPC碼譯碼器,并設(shè)計了基于FPGA的硬件測試系統(tǒng)對其進行了性能測試。
最后,針
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- LDPC碼迭代譯碼器的FPGA實現(xiàn).pdf
- LDPC碼譯碼器FPGA實現(xiàn)研究.pdf
- 可配置的Viterbi譯碼器的FPGA實現(xiàn).pdf
- LDPC碼高效編譯碼器設(shè)計與FPGA實現(xiàn).pdf
- 基于FPGA的LDPC碼譯碼器的實現(xiàn).pdf
- 基于FPGA的LDPC碼高速譯碼器的設(shè)計與實現(xiàn).pdf
- 基于FPGA的多元LDPC碼編譯碼器設(shè)計與實現(xiàn).pdf
- 基于fpga的多元ldpc碼編譯碼器設(shè)計與實現(xiàn)
- 可配置LDPC碼編碼器的FPGA設(shè)計與實現(xiàn).pdf
- LDPC碼的高速編譯碼器設(shè)計及FPGA實現(xiàn).pdf
- LDPC碼編譯碼器的設(shè)計與實現(xiàn).pdf
- LDPC碼譯碼器的研究與實現(xiàn).pdf
- 偽隨機LDPC碼的編譯碼器設(shè)計及FPGA實現(xiàn).pdf
- 準(zhǔn)循環(huán)LDPC碼的編譯碼器設(shè)計及FPGA實現(xiàn).pdf
- QC-LDPC碼設(shè)計和分層譯碼器的FPGA實現(xiàn).pdf
- LDPC碼研究及譯碼器的FPGA設(shè)計.pdf
- 基于EMS算法的多元LDPC碼譯碼器設(shè)計與FPGA實現(xiàn).pdf
- 基于FPGA的LDPC譯碼器設(shè)計與實現(xiàn).pdf
- 碼率兼容QC-LDPC碼的譯碼器設(shè)計及FPGA實現(xiàn).pdf
- 基于LDPC碼自適應(yīng)譯碼器設(shè)計與實現(xiàn).pdf
評論
0/150
提交評論